一种单粒子加固触发器电路

1.本技术涉及电路技术领域，尤其涉及一种单粒子加固触发器电路。


背景技术：

2.电路中的电子器件在辐射环境容易受到电离辐射影响，从而引起电子器件发生单粒子翻转。组合逻辑单元的电平会随单粒子翻转结束而恢复；当粒子翻转发生在时序逻辑电路中，如触发器、锁存器或存储器等时，由于反馈结构的存在，翻转被锁定，电平无法恢复。传统的电路中会设置单粒子翻转加固结构来防止翻转电平被锁定。
3.然而，传统的单粒子翻转加固结构对于电离辐射引起的单粒子翻转的恢复能力有限，在电离辐射能量较强或触发器的器件尺寸较小的情况下，难以使受到电离辐射的节点电平得到恢复，电路依然受到影响，发生单粒子翻转。


技术实现要素：

4.本技术实施例提供一种单粒子加固触发器电路，能够解决在电离辐射能量较强或触发器的器件尺寸较小的情况下，现有的电路结构难以使受到电离辐射的节点电平得到恢复，导致触发器发生单粒子翻转的问题。
5.本技术实施例提供一种单粒子加固触发器电路，包括：
6.两个锁存单元，两个所述锁存单元串联；
7.至少一个所述锁存单元内设置有延迟单元。
8.在一些实施方式中，所述锁存单元包括锁存输入端和锁存输出端，所述锁存单元内包括第一反相器和第一时钟门控单元，所述第一反相器的反相器输入引脚和所述第一时钟门控单元的数据输出引脚均与所述锁存输入端电连接，所述第一反相器的反相器输出引脚和所述第一时钟门控单元的数据输入引脚均与所述锁存输出端电连接；
9.所述锁存输入端与所述锁存输出端之间设置有至少一个所述延迟单元。
10.在一些实施方式中，所述锁存输入端与所述第一反相器的反相器输入引脚之间设置有至少一个所述延迟单元。
11.在一些实施方式中，所述锁存输出端与所述第一时钟门控单元的数据输入引脚之间设置有至少一个所述延迟单元。
12.在一些实施方式中，所述锁存输出端与所述第一反相器的反相器输出引脚之间设置有至少一个所述延迟单元。
13.在一些实施方式中，所述锁存输入端与所述第一时钟门控单元的数据输出引脚之间设置有至少一个所述延迟单元；和/或，
14.所述锁存输出端与所述第一时钟门控单元的数据输入引脚之间设置有至少一个所述延迟单元。
15.在一些实施方式中，所述延迟单元包括电阻，所述电阻的两端分别用于引出所述延迟单元的延迟输入引脚和延迟输出引脚。
16.在一些实施方式中，所述延迟单元包括电容，所述电容的一端用于接入固定电位，所述电容的另一端用于引出所述延迟单元的延迟输入引脚和延迟输出引脚。
17.在一些实施方式中，所述延迟单元包括电容和电阻，所述电容的一端和所述电阻的一端连接后用于引出所述延迟单元的延迟输出引脚，所述电容的另一端用于接入固定电位，所述电阻的另一端用于引出所述延迟单元的延迟输入引脚。
18.在一些实施方式中，所述单粒子加固触发器电路还包括：
19.逻辑输入电路；
20.第二时钟门控单元，所述第二时钟门控单元设置在所述逻辑输入电路与一个所述锁存单元之间；
21.第三时钟门控单元，所述第三时钟门控单元设置在两个所述锁存单元之间。
22.本技术实施例提供的单粒子加固触发器电路，通过在至少一个锁存单元内设置延迟单元，当锁存单元内的反馈环路的某一节点受电离辐射的单粒子影响发生电平翻转时，延迟单元的负载延迟特性会维持反馈环路另一节点电平不变，并在电离辐射结束后将受影响的节点电平恢复。能够解决现有电路中单粒子翻转加固结构在电离辐射能量较强或触发器的器件尺寸较小的情况下，难以使受到电离辐射的节点电平得到恢复，导致触发器发生单粒子翻转的问题。
附图说明
23.图1为本技术实施例提供的一种单粒子加固触发器电路的示意性结构图；
24.图2为本技术实施例提供的一种锁存单元的示意性结构图；
25.图3为本技术实施例提供的另一种锁存单元的示意性结构图；
26.图4为本技术实施例提供的又一种锁存单元的示意性结构图；
27.图5为本技术实施例提供的再一种锁存单元的示意性结构图；
28.图6为本技术实施例提供的一种延迟单元的示意性结构图；
29.图7为本技术实施例提供的另一种延迟单元的示意性结构图；
30.图8为本技术实施例提供的又一种延迟单元的示意性结构图；
31.图9为本技术实施例提供的另一种单粒子加固触发器电路的示意性结构图；
32.图10为本技术实施例提供的一种时钟信号输入电路的示意性结构图；
33.图11为本技术实施例提供的一种时钟门控单元的示意性结构图；
34.图12为本技术实施例提供的另一种时钟门控单元的示意性结构图；
35.图13为本技术实施例提供的又一种时钟门控单元的示意性结构图。
具体实施方式
36.为了更好的理解本说明书实施例提供的技术方案，下面通过附图以及具体实施例对本说明书实施例的技术方案做详细的说明，应当理解本说明书实施例以及实施例中的具体特征是对本说明书实施例技术方案的详细的说明，而不是对本说明书技术方案的限定，在不冲突的情况下，本说明书实施例以及实施例中的技术特征可以相互组合。
37.在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际
的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“两个以上”包括两个或大于两个的情况。
38.电路中的电子器件在辐射环境容易受到电离辐射影响，从而引起电子器件发生单粒子翻转。组合逻辑电路的电平会随单粒子翻转结束而恢复；当粒子翻转发生在时序逻辑电路中，如触发器、锁存器或存储器等时，由于反馈结构的存在，翻转被锁定，电平无法恢复。传统的电路中会设置单粒子翻转加固结构来防止翻转电平被锁定。然而，传统的单粒子翻转加固结构对于电离辐射引起的单粒子翻转的恢复能力有限，在电离辐射能量较强或触发器的器件尺寸较小的情况下，难以使受到电离辐射的节点电平得到恢复，电路依然受到影响，发生单粒子翻转。
39.有鉴于此，本技术实施例提供一种单粒子加固触发器电路，能够解决在电离辐射能量较强或触发器的器件尺寸较小的情况下，现有的电路结构难以使受到电离辐射的节点电平得到恢复，导致触发器发生单粒子翻转的问题。
40.本技术实施例提供一种单粒子加固触发器电路，图1为本技术实施例提供的一种单粒子加固触发器电路的示意性结构图。如图1所示，本技术实施例提供的单粒子加固触发器电路，包括：两个锁存单元，两个锁存单元串联；至少一个锁存单元内设置有延迟单元。示例性的，如图1所示，两个锁存单元分别表示为第一锁存单元110和第二锁存单元120，第一锁存单元110内设置有延迟单元101。图1所示的延迟单元101的数量和设置位置不作为本技术实施例的具体限定，第二锁存单元120内也可以设置延迟单元，第一锁存单元110和第二锁存单元120内可以均设置有延迟单元101，本技术实施例均不作具体限定。
41.示例性的，环境中的带电粒子会引起电离辐射，在粒子的运动轨迹周围产生一定数目的电子空穴对。当沿粒子入射方向所淀积的电子空穴对足够多时，由晶体管的耗尽层收集到电子空穴对所引起的电流会导致漏极电平的翻转，形成单粒子翻转。锁存单元内具有反馈环路，延迟单元101起到的是延迟信号传递的作用，当锁存单元内的反馈环路的某一节点受电离辐射的单粒子影响发生电平翻转时，延迟单元101的负载延迟特性会维持反馈环路另一节点电平不变，并在电离辐射结束后将受影响的节点电平恢复。能够解决现有电路中单粒子翻转加固结构在电离辐射能量较强或触发器的器件尺寸较小的情况下，难以使受到电离辐射的节点电平得到恢复，导致触发器发生单粒子翻转的问题。
42.本技术实施例提供的单粒子加固触发器电路，通过在至少一个锁存单元内设置延迟单元101，延迟单元101可以起到的是延迟信号传递的作用，当锁存单元内的反馈环路的某一节点受电离辐射的单粒子影响发生电平翻转时，延迟单元101的负载延迟特性会维持反馈环路另一节点电平不变，并在电离辐射结束后将受影响的节点电平恢复。能够解决现有电路中单粒子翻转加固结构在电离辐射能量较强或触发器的器件尺寸较小的情况下，难以使受到电离辐射的节点电平得到恢复，导致触发器发生单粒子翻转的问题。
43.在一些实施方式中，图2为本技术实施例提供的一种锁存单元的示意性结构图。如图2所示，锁存单元包括锁存输入端in和锁存输出端out，锁存单元内包括第一反相器111和
第一时钟门控单元112，第一反相器111的反相器输入引脚e和第一时钟门控单元112的数据输出引脚h均与锁存输入端in电连接，第一反相器111的反相器输出引脚f和第一时钟门控单元112的数据输入引脚p均与锁存输出端out电连接；锁存输入端in与锁存输出端out之间设置有至少一个延迟单元101。
44.示例性的，如图2所示，延迟单元101设置在锁存输入端in与第一反相器111之间，延迟单元101的延迟输入引脚a与锁存输入端in连接，延迟单元101的延迟输出引脚b与第一反相器的反相器输入引脚e连接。需要说明的是，第一锁存单元110和第二锁存单元120的内部电路结构可以相同，也可以不同，可以仅第一时钟门控单元112的时钟控制端反向设置，本技术实施例不作具体限定。锁存单元内的反相器和时钟门控单元的首尾连接可以形成锁存反馈，实现锁存功能，时钟门控单元可以是通常的时钟门控反相器电路，可以起到通过时钟信号控制开关的作用。每个锁存单元内的延迟单元101的数量可以是两个或多个，本技术实施例不作具体限定。
45.本技术实施例提供的单粒子加固触发器电路，通过在锁存输入端in与第一反相器111的反相器输入引脚e之间设置有至少一个延迟单元101，当锁存输入端in(第一时钟门控单元112的输出)受电离辐射的单粒子影响发生电平翻转时，延迟单元101的负载延迟特性会维持反馈环路另一节点(锁存输出端out)电平不变，并在电离辐射结束后将受影响的节点(锁存输入端in)电平恢复。
46.在一些实施方式中，图3为本技术实施例提供的另一种锁存单元的示意性结构图。如图3所示，锁存输出端out与第一时钟门控单元112的数据输入引脚p之间设置有至少一个延迟单元101。
47.示例性的，可以只在锁存输出端out与第一时钟门控单元112的数据输入引脚p之间设置有至少一个延迟单元101。当锁存输出端out(第一反相器111的输出)受电离辐射的单粒子影响发生电平翻转时，延迟单元101的负载延迟特性会维持反馈环路另一节点(锁存输入端in)电平不变，并在电离辐射结束后将受影响的节点(锁存输出端out)电平恢复。
48.示例性的，还可以在锁存输出端out与第一时钟门控单元112的数据输入引脚p之间设置有至少一个延迟单元101的同时，在锁存输入端in与第一反相器111的反相器输入引脚e之间设置有至少一个延迟单元101。靠近锁存输入端in以及靠近锁存输出端out均设置延迟单元101，可以双重保护锁存单元的两个节点都具有单粒子加固效果，能够保证锁存信号的准确性。
49.在一些实施方式中，图4为本技术实施例提供的又一种锁存单元的示意性结构图。如图4所示，锁存输出端out与第一反相器111的反相器输出引脚f之间设置有至少一个延迟单元101。如图4所示，锁存输入端in与第一时钟门控单元112的数据输出引脚h之间设置有延迟单元101。靠近锁存输入端in设置的延迟单元101可以靠近第一时钟门控单元112的数据输出引脚h设置，靠近锁存输出端out设置的延迟单元101可以靠近第一反相器111的反相器输出引脚f设置，图4所示的锁存单元的结构只是示意性的。延迟单元101的位置可以根据具体的延迟需要进行设置，设置两个延迟单元可以双重保护锁存单元的两个节点都具有单粒子加固效果，能够保证锁存信号的准确性。
50.在一些实施方式中，可以只在锁存输入端in与第一时钟门控单元112的数据输出引脚h之间设置有至少一个延迟单元101。
51.图5为本技术实施例提供的再一种锁存单元的示意性结构图，如图5所示，锁存输出端out与第一时钟门控单元112的数据输入引脚p之间设置有至少一个延迟单元101。
52.还可以在锁存输入端in与第一时钟门控单元112的数据输出引脚h之间设置有至少一个延迟单元101的同时，在锁存输出端out与第一时钟门控单元112的数据输入引脚p之间设置有至少一个延迟单元101。本技术实施例不作具体限定。
53.本技术实施例提供的单粒子加固触发器电路，可以根据具体的延迟需要设置延迟单元101的数量和位置，能够更灵活的适应不同的单粒子加固触发器电路的结构设计。
54.需要说明的是，图2-图5所示的锁存单元的电路结构均适用于第一锁存单元110和第二锁存单元120，第一锁存单元110和第二锁存单元120内的电路结构可以相同，可以仅第一时钟门控单元112的时钟控制端反向设置。
55.在一些实施方式中，图6为本技术实施例提供的一种延迟单元的示意性结构图。如图6所示，延迟单元101可以包括电阻r，电阻r的两端分别用于引出延迟单元的延迟输入引脚a和延迟输出引脚b。电阻r作为延迟元件容易实现，电路结构简单。根据不同的延迟时间的需要，可以设置不同电阻r的阻值。
56.在一些实施方式中，图7为本技术实施例提供的另一种延迟单元的示意性结构图。如图7所示，延迟单元101包括电容c，电容c的一端用于接入固定电位，固定电位可以是电源或接地，图7所示的固定电位为接地，电容c的另一端用于引出延迟单元的延迟输入引脚a和延迟输出引脚b。电容c的充放电过程可以起到延迟电平信号传输的效果，延迟单元的电路结构简单，容易实现，延迟效果明显。根据不同的延迟时间的需要，可以设置不同电容c的容值。
57.在一些实施方式中，图8为本技术实施例提供的又一种延迟单元的示意性结构图。如图8所示，延迟单元101包括电容c和电阻r，电容c的一端和电阻r的一端连接后用于引出延迟单元101的延迟输出引脚b，电容c的另一端用于接入固定电位，固定电位可以是电源或接地，图8所示的固定电位为接地，电阻r的另一端用于引出延迟单元101的延迟输入引脚a。电容c和电阻r的组合延迟效果更加明显。根据不同的延迟时间的需要，可以设置不同电阻r的阻值或电容c的容值。
58.除了上述几种延迟单元之外，也可以采用其他器件构成的延迟单元，例如，一种包含二极管的延迟单元。具体采用何种延迟单元，本技术不作限定。
59.在一些实施方式中，图9为本技术实施例提供的另一种单粒子加固触发器电路的示意性结构图。如图9所示，本技术实施例提供的单粒子加固触发器电路，还包括：逻辑输入电路200；第二时钟门控单元300，第二时钟门控单元300设置在逻辑输入电路200与一个锁存单元之间；第三时钟门控单元400，第三时钟门控单元400设置在两个锁存单元之间。需要说明的是，图9所示的单粒子加固触发器电路的结构对应的是上升沿d触发器，如果改变一下所有门控时钟单元的第一输出时钟信号cn和第二输出时钟信号c的接法，可以改为下降沿d触发。不同逻辑输入电路200可以适用于d触发器、同步复位d触发器、d扫描触发器或同步复位扫描d触发器等边沿触发器类型。还可以适用于加固锁存器电路，加固锁存器电路可以包括第二时钟门控单元和第一锁存单元，本技术实施例不作具体限定。还可适用于其他带记忆功能的时序电路，本技术实施例不作具体限定。
60.示例性的，如图9所示，第一锁存单元110可以作为主级锁存器，第二锁存单元120
可以作为从级锁存器，需要说明的是，第二锁存单元120内部的时钟门控单元的第一输出时钟信号cn和第二输出时钟信号c的接法与第一锁存单元110的接法是相反的。第二时钟门控单元300可以设置在逻辑输入电路200与第一锁存单元110之间，第三时钟门控单元400可以设置在第一锁存单元110与第二锁存单元120之间。单粒子加固触发器电路的输出端q连接有第二反相器500，反相输出端qn连接有第三反相器600，由于输出端q和反相输出端qn分别连接在第二锁存单元120的两端，因此，输出端q和反相输出端qn输出的信号的相位相反。
61.示例性的，图10为本技术实施例提供的一种时钟信号输入电路的示意性结构图。如图10所示，时钟信号输入电路用于为所有的时钟门控单元提供时钟控制信号，时钟信号输入电路输入的是时钟信号ck，时钟信号ck经过第四反相器700和第五反相器800，第五反相器800的两端分别引出两个输出时钟信号，分别为第一输出时钟信号cn(ck反向)和第二输出时钟信号c(ck同相)，第一输出时钟信号cn和第二输出时钟信号c分别接入时钟门控单元的对应引脚。
62.示例性的，图11为本技术实施例提供的一种时钟门控单元的示意性结构图。如图11所示，时钟门控单元包括数据输入引脚p、数据输出引脚h、第一时钟引脚oen和第二时钟引脚oe，第一时钟引脚oen可以用于接收第一输出时钟信号cn或第二输出时钟信号c，第二时钟引脚oe可以用于接收第二输出时钟信号c或第一输出时钟信号cn，但是，第一时钟引脚oen接收第一输出时钟信号cn和第二输出时钟信号c中的一者，第二时钟引脚oe接收另一者。
63.示例性的，图12为本技术实施例提供的另一种时钟门控单元的示意性结构图。如图12所示，时钟门控单元的内部结构可以是第一pmos管p1、第二pmos管p2、第一nmos管n1和第二nmos管n2依次串联，第一pmos管p1的栅极作为第一时钟引脚oen，第二nmos管n2的栅极作为第二时钟引脚oe，第二pmos管p2和第一nmos管n1的栅极连接后作为数据输入引脚p，第二pmos管p2的漏极和第一nmos管n1的漏极连接后作为数据输出引脚h。第一pmos管p1的源极接入固定电位，第一pmos管p1的源极可以是接入电源，第二nmos管n2的源极接入固定电位，第二nmos管n2的源极可以接地。
64.示例性的，图13为本技术实施例提供的又一种时钟门控单元的示意性结构图。如图13所示，时钟门控单元的内部结构可以是第三pmos管p3的栅极与第三nmos管n3的栅极连接后作为数据输入引脚p，第三pmos管p3的源极和第三nmos管n3的源极均接入固定电位，第三pmos管p3的漏极和第三nmos管n3的漏极连接后接入第四pmos管p4的源极，第四pmos管p4的漏极作为数据输出引脚h，第四pmos管p4的栅极作为第一时钟引脚oen，第四nmos管n4与第四pmos管p4并联，第四nmos管n4的栅极作为第二时钟引脚oe。
65.本技术实施例提供的单粒子加固触发器电路，在级联的锁存单元内设置延迟单元，延迟单元可以起到延迟信号传递的作用，当锁存单元内的反馈环路的某一节点受电离辐射的单粒子影响发生电平翻转时，延迟单元的负载延迟特性会维持反馈环路另一节点电平不变，并在电离辐射结束后将受影响的节点电平恢复。能够解决现有电路中单粒子翻转加固结构在电离辐射能量较强或触发器的器件尺寸较小的情况下，难以使受到电离辐射的节点电平得到恢复，导致触发器发生单粒子翻转的问题。
66.需要说明的是，图11-图13所示的时钟门控电路的结构均是示意性的，不作为本技术的具体限定。图11-图13所示的时钟门控电路适用于本技术实提到的第一时钟门控单元
112、第二时钟门控单元300和第三时钟门控单元400。
67.尽管已描述了本说明书的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本说明书范围的所有变更和修改。
68.显然，本领域的技术人员可以对本说明书进行各种改动和变型而不脱离本说明书的精神和范围。这样，倘若本说明书的这些修改和变型属于本说明书权利要求及其等同技术的范围之内，则本说明书也意图包含这些改动和变型在内。