在衬底中具有金属-绝缘体-金属(MIM)电容器的非易失性存储器器件和集成方案的制作方法

在衬底中具有金属-绝缘体-金属(mim)电容器的非易失性存储器器件和集成方案
技术领域
1.所公开的实施例一般地涉及非易失性存储器器件，更具体地涉及在衬底中具有金属-绝缘体-金属(mim)电容器的非易失性存储器器件和集成方案。


背景技术：

2.即使电源关断，非易失性存储器器件也会保持所存储的数据。非易失性存储器器件的示例包括电可擦除可编程只读存储器(eeprom)和闪速eeprom。在典型的闪速存储器架构中，可以使用浮置栅极来存储电荷。浮置栅极可以布置在诸如p阱的有源区之上。源极区可以形成在p阱中，与浮置栅极的第一侧相邻，漏极区可以形成在p阱中，与浮置栅极的第二侧(与第一侧相反)相邻。金属-绝缘体-金属电容器可用于偏置浮置栅极。金属-绝缘体-金属电容器位于浮置栅极之上的后段制程(beol)层中。术语“后段制程”可以指半导体处理的一部分，其在诸如晶体管的器件和半导体芯片接口之间形成传输电力和信号的导电线。
3.由于后段制程层中的空间限制，非易失性存储器器件与浮置栅极之上的后段制程层中的金属-绝缘体-金属电容器的耦合比不足。随着非易失性存储器器件的特征尺寸缩小，此问题在先进技术节点中进一步恶化。低耦合比导致更高的编程和擦除电压以及更短的器件寿命。因此，需要克服上述挑战。


技术实现要素：

4.在本公开的一方面，提供了一种非易失性存储器器件。所述非易失性存储器器件包括布置在第一有源区之上的浮置栅极，其中所述第一有源区可以布置在衬底的有源层中。金属-绝缘体-金属(mim)电容器可以与所述浮置栅极横向相邻地布置，其中所述金属-绝缘体-金属电容器的一部分可以位于所述有源层中。接触柱可以将所述金属-绝缘体-金属电容器的第一电极连接到所述浮置栅极。
5.在本公开的另一方面，提供了一种非易失性存储器器件阵列。所述非易失性存储器器件阵列包括布置在衬底的有源层中的第一有源区和第二有源区。第一隔离区和与所述第一隔离区相邻的第二隔离区可以布置在所述第一有源区与所述第二有源区之间。第一浮置栅极阵列可以布置在所述第一有源区之上，并且第二浮置栅极阵列可以布置在所述第二有源区之上。金属-绝缘体-金属电容器可以与所述浮置栅极横向相邻地布置，其中所述金属-绝缘体-金属电容器的下部可以布置在所述有源层中的所述第一隔离区中以及所述衬底中的第一电介质层中，接触柱可以将所述金属-绝缘体-金属电容器的第一电极连接到每个浮置栅极。
6.在本公开的又一方面，提供了一种制造非易失性存储器器件的方法。所述方法包括在第一有源区之上设置浮置栅极，其中所述第一有源区可以布置在衬底的有源层中。可以在所述浮置栅极之上设置接触柱。可以与所述浮置栅极横向相邻地设置金属-绝缘体-金属电容器，其中所述金属-绝缘体-金属电容器的一部分可以布置在所述有源层中，并且所
述金属-绝缘体-金属电容器的第一电极可以通过所述接触柱连接到所述浮置栅极。
7.可以从以下描述的实施例中获得许多优点。实施例提供了具有高耦合比的非易失性存储器器件。金属-绝缘体-金属电容器的第二电极可以连接到输入端子。术语“耦合比”可以指从金属-绝缘体-金属电容器到浮置栅极的电压传输能力。金属-绝缘体-金属电容器的下部可以布置在第一隔离区中。第一隔离区的上部可以被与第一有源区相邻的第二隔离区围绕，从而形成紧凑的非易失性存储器器件。第二隔离区可以是浅沟槽隔离区。金属-绝缘体-金属电容器的延伸部分可以布置在浮置栅极之上的金属间电介质(imd)层之上，导致高电容值和高耦合比。金属-绝缘体-金属电容器可以跨至少有源区的长度延伸，为非易失性存储器器件提供高耦合比。金属-绝缘体-金属电容器的下部可以通过第一电介质层的一部分与衬底的基层(base layer)分开。因此，金属-绝缘体-金属电容器与衬底的基层电绝缘，从而导致器件的稳定工作。
附图说明
8.通过阅读以下结合附图进行的详细描述，将更好地理解所公开的实施例：
9.图1a是根据本公开的实施例的非易失性存储器器件阵列的俯视图。
10.图1b是根据本公开的实施例的沿剖面线a-a’截取的图1a所示的非易失性存储器器件阵列的截面图。
11.图2至图7示出了根据本公开的一些实施例的图1b所示的非易失性存储器器件阵列的制造工艺流程。
12.为了图示的简单和清楚，附图图示了一般的构造方式，并且可以省略公知的特征和技术的特定描述和细节，以避免不必要地使所描述的器件的实施例的讨论模糊。另外，附图中的元素不一定按比例绘制。例如，附图中的一些元素的尺寸可能相对于其他元素被放大，以帮助提高对器件的实施例的理解。不同附图中的相同参考标号表示相同的元素，而相似的参考标号可以但不一定表示相似的元素。
具体实施方式
13.以下详细描述本质上是示例性的，并非旨在限制器件或者器件的应用和用途。此外，不旨在受到这些器件的前述背景或以下详细描述中提出的任何理论的束缚。
14.图1a是根据本公开的实施例的非易失性存储器器件阵列100的俯视图。参考图1a，提供了非易失性存储器器件阵列100。非易失性存储器器件阵列100可以包括第一有源区102a和第二有源区102b。第一浮置栅极阵列112a可以布置在第一有源区102a之上，并且第二浮置栅极阵列112b可以布置在第二有源区102b之上。第一掺杂区106可以布置在第一有源区102a和第二有源区102b中且分别与第一浮置栅极阵列112a和第二浮置栅极阵列112b的第一侧116相邻。第二掺杂区110可以布置在第一有源区102a和第二有源区102b中且分别与第一浮置栅极阵列112a和第二浮置栅极阵列112b的第二侧118相邻。浮置栅极112a和112b的第一侧116可以与第二侧118相反。例如，第一掺杂区106可以是源极，第二掺杂区110可以是漏极，浮置栅极112a或112b可以是非易失性存储器晶体管的电荷存储区。术语“浮置栅极”可以指与输入端子电隔离并且可以电容耦合到输入端子的栅电极。在读取操作期间，没有直流电流从输入端子流向浮置栅极。
15.接触114可以布置在第一掺杂区106之上并且接触124可以布置在第二掺杂区110之上以用于连接到外部输入端子。金属-绝缘体-金属(mim)电容器108可以与浮置栅极112a和112b横向相邻地设置，由此金属-绝缘体-金属电容器108的下部可以布置在衬底中。为简单起见，图1a中未示出衬底。金属-绝缘体-金属电容器108的延伸部分被描绘为虚线轮廓。金属-绝缘体-金属电容器108的延伸部分可以至少部分地与第一有源区102a和第二有源区102b的一部分以及第一浮置栅极阵列112a和第二浮置栅极阵列112b横向重叠。在一个实施例中，金属-绝缘体-金属电容器108可以跨第一有源区102a和第二有源区102b的长度的至少一部分延伸，从而提供具有高耦合比的非易失性存储器器件阵列100。在另一实施例中，金属-绝缘体-金属电容器108可以延伸超过第一有源区102a和第二有源区102b的长度。接触柱120a和120b可以将金属-绝缘体-金属电容器108的第一电极122分别连接到第一浮置栅极阵列112a和第二浮置栅极阵列112b。接触150可以将金属-绝缘体-金属电容器108的第二电极128耦合到外部输入端子。
16.图1b是根据本公开的实施例的沿剖面线a-a’截取的图1a所示的非易失性存储器器件阵列100的截面图。参考图1b，第一有源区102a和第二有源区102b可以位于衬底178的有源层158中。第一隔离区152a和第二隔离区156a可以位于第一有源区102a与第二有源区102b之间的衬底178的有源层158中。在一个实施例中，第一隔离区152a可以延伸到衬底178的第一电介质层160。在另一实施例中，第一隔离区152a可以延伸到第一电介质层160的上部。金属-绝缘体-金属电容器108的下部可以位于第一隔离区152a中。在一个实施例中，电容器108的下部可以在有源层158的厚度内竖直延伸。在另一实施例中，电容器108的下部可以在有源层158下方竖直延伸到衬底178的第一电介质层160中，在一个实施例中，延伸到衬底178的第一电介质层160的上部中。
17.第一隔离区152a可以围绕金属-绝缘体-金属电容器108的下部。在一个实施例中，第一隔离区152a可以围绕金属-绝缘体-金属电容器108的下部的侧表面和底表面。在替代实施例中，第一隔离区152a可以围绕金属-绝缘体-金属电容器108的下部的侧表面，并且金属-绝缘体-金属电容器108的底表面可以与衬底178的第一电介质层160接触。第二隔离区156a可以与第一隔离区152a的上部相邻。在一个实施例中，第二隔离区156a可以部分地围绕第一隔离区152a的上部。在另一实施例中，第二隔离区156a可以完全围绕第一隔离区152a的上部。第一隔离区152a可以是深沟槽隔离(dti)并且第二隔离区156a可以是浅沟槽隔离(sti)。第一隔离区152a可以位于第二隔离区156a内。金属-绝缘体-金属电容器108的下部因为位于第一隔离区152a中而不占用额外的横向空间。在一个实施例中，第一隔离区152a和第二隔离区156a可以位于金属-绝缘体-金属电容器108的下部与第一浮置栅极阵列112a下方的第一有源区102a以及第二浮置栅极阵列112b下方的第二有源区102b之间。
18.隔离区152和156可以与第一有源区102a或第二有源区102b横向相邻。隔离区156可以与隔离区152的上部相邻。隔离区156可以是浅沟槽隔离并且隔离区152可以是深沟槽隔离。在替代实施例中，金属-绝缘体-金属电容器108的下部可以布置在隔离区152中。
19.衬底178可以包括基层162、位于基层162之上的第一电介质层160和位于第一电介质层160之上的有源层158。在一个实施例中，基层162可以由合适的半导体材料(例如硅)制成。在一个实施例中，第一电介质层160可以由合适的电介质材料(例如二氧化硅)制成。在一个实施例中，有源层158可以由合适的半导体材料(例如硅)制成。在一个实施例中，衬底
178可以是绝缘体上硅(soi)衬底。在优选实施例中，第一电介质层160的下部和第一隔离区152的一部分可以位于金属-绝缘体-金属电容器108与衬底178的基层162之间以使金属-绝缘体-金属电容器108与衬底的基层162电绝缘，从而使器件稳定工作。在替代实施例中，第一电介质层160的下部可以位于金属-绝缘体-金属电容器108与衬底178的基层162之间。在又一实施例中，第一隔离区152a的一部分可以位于金属-绝缘体-金属电容器108与衬底178的基层162之间。
20.层间电介质(ild)层166a可以设置在衬底178之上。金属-绝缘体-金属(mim)电容器108的上部可以在衬底178上方的层间电介质层166a中竖直延伸。金属间电介质(imd)层166b可以设置在层间电介质层166a之上。金属-绝缘体-金属电容器108的上部的延伸部分可以在层间电介质层166a上方的金属间电介质层166b中横向延伸，并且至少部分地与第一浮置栅极阵列112a和第二浮置栅极阵列112b横向重叠。
21.金属-绝缘体-金属电容器108的第一电极122可以布置在金属-绝缘体-金属电容器108的侧表面和底表面上。例如，第一电极122可以共形地(conformally)至少形成在穿过第一隔离区152a和层间电介质层166a的开口104的侧表面和底表面上。电介质层126可以布置在金属-绝缘体-金属电容器108的第一电极122之上。在优选实施例中，电介质层126可以由高介电常数(高k)电介质层制成。术语“高介电常数电介质层”可以指介电常数大于20的电介质材料层。在替代实施例中，电介质层126可以由二氧化硅或氮化硅(si3n4)制成。金属-绝缘体-金属电容器108的第二电极128可以布置在高介电常数电介质层126之上。接触柱120a可以将金属-绝缘体-金属电容器108的第一电极122连接到第一浮置栅极阵列112a。接触柱120b可以将金属-绝缘体-金属电容器108的第一电极122连接到第二浮置栅极阵列112b。
22.表1
[0023][0024]
表1示出了用于图1a和图1b所示的非易失性存储器器件阵列100的一组示例性偏置条件。编程可以通过热载流子注入进行。例如，在编程期间，可以向金属-绝缘体-金属电容器108施加约12v的电压。可以向选定的非易失性存储器晶体管的第一掺杂区106或源极施加0v。可以向选定的非易失性存储器晶体管的第二掺杂区110或漏极施加约12v的电压。可以通过基区162向衬底178施加0v。编程条件在选定的非易失性存储器晶体管的第一掺杂区106与第二掺杂区110之间的沟道区中形成强竖直取向电场，导致将热电子注入到第二掺杂区110附近的选定的非易失性存储器晶体管的浮置栅极112a或112b的边缘部分。术语“热
电子”可以指因强电场而获得高动能的电子。
[0025]
擦除可以通过热空穴注入进行。在擦除期间，例如，可以向金属-绝缘体-金属电容器108施加0v。可以通过基区162向第一掺杂区106和衬底178施加约0v的电压。可以向第二掺杂区110施加约18v的电压。热空穴可以在第一掺杂区106和第二掺杂区110之间的沟道区中产生并且注入到浮置栅极112a和112b中以与存储在浮置栅极112a和112b中的电子复合。非易失性存储器器件阵列100可以被同时擦除。术语“热空穴”可以指因强电场而获得高动能的空穴。
[0026]
在读取操作期间，可以向选定的非易失性存储器晶体管的金属-绝缘体-金属电容器108施加约2.5v的电压。可以向选定的非易失性存储器晶体管的第二掺杂区110或漏极施加约1v的电压。可以通过基区162向第一掺杂区106或源极和衬底178施加0v。取决于选定的非易失性存储器晶体管的阈值电压，可以在第二掺杂区110处检测到电流。例如，选定的非易失性存储器晶体管的阈值电压在擦除之后为低的，并且可以在第二掺杂区110处检测到电流。编程操作可导致选定的非易失性存储器晶体管的高阈值电压，并且可以在第二掺杂区110处检测到较小或可忽略不计的电流。
[0027]
图2至图7示出了根据本公开的一些实施例的图1b所示的非易失性存储器器件阵列100的制造工艺流程。图2是根据本公开的实施例的部分完成的非易失性存储器器件阵列100的截面图。参考图2，可以提供衬底178。衬底178可以包括基层162、布置在基层162之上的第一电介质层160和布置在第一电介质层160之上的有源层158。第一隔离区152a和第二隔离区156a可以设置在衬底178中。第二隔离区156a可以与第一隔离区152a的上部相邻。第一有源区102a和第二有源区102b可以与第二隔离区156a相邻地形成。隔离区152和156可以设置在衬底178中，与第一有源区102a或第二有源区102b相邻。第二隔离区156a和隔离区156由此可以限定第一有源区102a和第二有源区102b的面积。在一个实施例中，第一有源区102a和第二有源区102b可以被p型掺杂以形成p阱区。
[0028]
第二隔离区156a和隔离区156的形成可以包括通过常规光刻工艺以及随后执行的湿蚀刻或干蚀刻工艺在有源层158中形成开口。常规光刻工艺可以包括在有源层158之上沉积光致抗蚀剂层，然后进行曝光和显影以形成光致抗蚀剂图案。可以使用湿蚀刻或干蚀刻工艺去除未被光致抗蚀剂图案覆盖的有源层158的一部分，从而在有源层158中形成开口。随后可以去除光致抗蚀剂层。可通过合适的沉积工艺，例如化学气相沉积(cvd)、原子层沉积(ald)、物理气相沉积(pvd)或任何其他合适的沉积工艺，在有源层158中的开口内沉积合适的电介质材料，例如硼磷硅玻璃(bpsg)、原硅酸四乙酯(teos)或任何其他合适的电介质材料。可以使用合适的平面化工艺，例如化学机械抛光(cmp)，从有源层158的顶表面去除硼磷硅玻璃层的一部分，在有源层158中的开口中留下硼磷硅玻璃层的另一部分，从而形成第二隔离区156a和隔离区156。
[0029]
第一隔离区152a和隔离区152的形成可以包括通过常规光刻工艺以及随后执行的湿蚀刻或干蚀刻在第二隔离区156a和隔离区156、有源层158和第一电介质层160的一部分中形成开口。可通过合适的沉积工艺，例如化学气相沉积、原子层沉积、物理气相沉积或任何其他合适的沉积工艺，在开口中沉积合适的电介质材料层，例如高密度等离子体(hdp)二氧化硅层或任何其他合适的电介质材料层。可以使用合适的平面化工艺，例如化学机械抛光，从第二隔离区156a和隔离区156以及有源层158的顶表面去除二氧化硅层的一部分，在
第二隔离区156a和隔离区156、有源层158和第一电介质层160的一部分中的开口中留下二氧化硅层的另一部分，从而分别形成第一隔离区152a和隔离区152。
[0030]
图3是根据本公开的实施例的在形成第一浮置栅极阵列112a和第二浮置栅极阵列112b、间隔物(spacer)结构172a和172b、栅极电介质层170a和170b以及蚀刻停止层176之后部分完成的非易失性存储器器件阵列100的截面图。参考图3，可通过合适的沉积工艺，例如化学气相沉积、原子层沉积、物理气相沉积或任何其他合适的沉积工艺，在有源层158、第一有源区102a、第二有源区102b、第一隔离区152a和第二隔离区156a之上沉积合适的电介质材料层，例如二氧化硅层。可通过合适的沉积工艺，例如化学气相沉积、原子层沉积、物理气相沉积或任何其他合适的沉积工艺，在二氧化硅层之上沉积掺杂的多晶硅层。在一个实施例中，多晶硅层可以是n型掺杂的。可以使用常规光刻工艺以及随后执行的湿蚀刻或干蚀刻来图案化掺杂的多晶硅层和位于掺杂的多晶硅层下方的二氧化硅层，以在第一有源区102a之上留下掺杂的多晶硅层和二氧化硅层的一部分，从而分别形成第一浮置栅极阵列112a和位于第一浮置栅极阵列112a下方的栅极电介质层170a。类似地，可以使用常规光刻工艺随后执行的湿蚀刻或干蚀刻来图案化掺杂的多晶硅层和位于掺杂的多晶硅层下方的二氧化硅层，以在第二有源区102b之上留下掺杂的多晶硅层和二氧化硅层的一部分，从而形成第二浮置栅极阵列112b和位于第二浮置栅极阵列112b下方的栅极电介质层170b。可通过合适的沉积工艺，例如化学气相沉积、原子层沉积、物理气相沉积或任何其他合适的沉积工艺，在第一浮置栅极阵列112a和第二浮置栅极阵列112b之上沉积合适的电介质材料层，例如二氧化硅层、氮化硅(si3n4)层或氮氧化硅(sion)层。可通过各向异性蚀刻来图案化二氧化硅层，以在第一浮置栅极阵列112a和第二浮置栅极阵列112b的侧壁之上留下二氧化硅层的一部分，从而分别形成间隔物结构172a和172b。可通过合适的沉积工艺，例如化学气相沉积、原子层沉积、物理气相沉积或任何其他合适的沉积工艺，在有源层158、第一隔离区152a、第二隔离区156a、隔离结构152和156、间隔物结构172a和172b、第一浮置栅极阵列112a和第二浮置栅极阵列112b之上沉积合适的电介质材料层，例如氮化硅层，从而形成蚀刻停止层176。术语“各向异性蚀刻”可以指本质上是定向的蚀刻工艺。
[0031]
图4是根据本公开的实施例的在形成层间电介质层166a以及接触柱120a和120b之后部分完成的非易失性存储器器件阵列100的截面图。可通过合适的沉积工艺，例如化学气相沉积、原子层沉积、物理气相沉积或任何其他合适的沉积工艺，在蚀刻停止层176之上沉积合适的电介质材料层，例如二氧化硅层、高密度等离子体(hdp)未掺杂硅酸盐玻璃(usg)层、原硅酸四乙酯(teos)层或任何其他合适的电介质材料层，从而形成层间电介质层166a。可以在层间电介质层166a和蚀刻停止层176中形成开口以暴露第一浮置栅极阵列112a和第二浮置栅极阵列112b的一部分。开口可通过常规光刻工艺以及随后执行的湿蚀刻或干蚀刻形成。可通过合适的沉积工艺，例如化学气相沉积、原子层沉积、物理气相沉积或任何其他合适的沉积工艺，在开口中沉积合适的导电材料层，例如钨(w)层。可以使用合适的平面化工艺，例如化学机械平面化，从层间电介质层166a的顶表面去除钨层的一部分，在开口中留下钨层的另一部分，从而在第一浮置栅极阵列112a之上形成接触柱120a，并且在第二浮置栅极阵列112b之上形成接触柱120b。
[0032]
图5是根据本公开的实施例的在层间电介质层166a、蚀刻停止层176和第一隔离区152a的一部分中形成开口104之后部分完成的非易失性存储器器件阵列100的截面图。参考
图5，开口104可通过常规光刻工艺以及随后执行的湿蚀刻或干蚀刻形成。开口104可以形成在位于第一浮置栅极阵列112a与第二浮置栅极阵列112b之间的层间电介质层166a和蚀刻停止层176中。在一个实施例中，开口104可以延伸到第一有源区102a与第二有源区102b之间的第一隔离区152a的一部分。第一隔离区152a可以相对于第一浮置栅极阵列112a和第二浮置栅极阵列112b横向移位。在优选实施例中，第一隔离区152a的一部分可以布置在开口104的侧表面和底表面之上。在替代实施例中，开口104可以延伸到第一隔离区152a的底表面以在开口104的底表面处暴露第一电介质层160的一部分。
[0033]
图6是根据本公开的实施例的在形成导电材料层132、电介质层136和导电材料层138之后部分完成的非易失性存储器器件阵列100的截面图。参考图6，可以在层间电介质层166a、第一浮置栅极阵列112a之上的接触柱120a、第二浮置栅极阵列112b之上的接触柱120b以及开口104的侧表面和底表面之上沉积合适的导电材料层，例如氮化钛(tin)层、钛(ti)层或任何其他合适的导电材料层，从而形成导电材料层132。可以在该导电材料层132之上沉积合适的高介电常数电介质材料层，例如氧化铪(hfo2)层、氮化硅(si3n4)层、氧化铝(al2o3)层、氧化钽(ta2o5)层、氧化锆(zro2)层、硅酸铪(hfsio4)层或任何其他合适的高介电常数电介质材料层，从而形成电介质层136。合适的导电材料层，例如钨(w)层、铝(al)层或任何其他合适的导电材料层，可以被沉积在电介质层136之上并填满开口104，从而形成导电材料层138。可以通过合适的沉积工艺，例如化学气相沉积、原子层沉积、物理气相沉积或任何其他合适的沉积工艺，实现导电材料层132、电介质层136和导电材料层138的沉积过程。
[0034]
图7是根据本公开的实施例的在形成第一电极122、电介质层126和第二电极128之后部分完成的非易失性存储器器件阵列100的截面图。参考图7，导电层138可以被图案化以形成金属-绝缘体-金属电容器108的第二电极128。可以使用合适的图案化工艺，例如光刻工艺，在层间电介质层166a中的开口104中以及至少部分地在层间电介质层166a的顶表面之上留下导电层138的一部分。电介质层136也可与导电层138同时被图案化或分开地被图案化以形成电介质层126。导电层132可以类似地与导电层138和电介质层136同时被图案化或分开地被图案化以形成金属-绝缘体-金属电容器108的第一电极122。在一个示例中，导电层138、电介质层136和导电层132的图案化可通过常规光刻工艺以及随后执行的湿蚀刻或干蚀刻工艺实现。
[0035]
图7的非易失性存储器器件阵列100被进一步处理以形成图1b所示的最终器件。返回参考图1b，示出了根据本公开的实施例的在形成金属化层168和金属间电介质(imd)层166b之后的非易失性存储器器件阵列100的截面图。金属化层168可通过常规剥离工艺形成。例如，可以在层间电介质层166a和金属-绝缘体-金属电容器108的第二电极128的顶表面之上沉积光致抗蚀剂层。可通过曝光和显影在光致抗蚀剂层中形成开口以暴露金属-绝缘体-金属电容器108的第二电极128。可通过合适的沉积工艺，例如电镀、化学气相沉积、物理气相沉积或任何其他合适的沉积工艺，在开口中沉积合适的导电材料层，例如铜(cu)层、铝(al)层或任何其他合适的导电材料层。可以去除光致抗蚀剂层以在金属-绝缘体-金属电容器108的第二电极128之上留下铜层的一部分，从而形成金属化层168。可以在层间电介质层166a和金属化层168之上沉积合适的电介质材料，例如二氧化硅、未掺杂硅酸盐玻璃(usg)、氟化硅酸盐玻璃(fsg)、原硅酸四乙酯(teos)或任何其他合适的电介质材料，从而形
成金属间电介质层166b。
[0036]
说明书和权利要求书中的术语“第一”、“第二”、“第三”等(如果有)用于区分相似的元素，而并不一定用于描述特定的次序或时间顺序。应当理解，如此使用的术语在适当的情况下是可互换的，以使得本文描述的器件的实施例例如能够以不同于本文示出或以其他方式描述的顺序操作。说明书和权利要求书中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“之上”、“下方”等(如果有)是用于描述的目的，而不一定用于描述永久性的相对位置。应当理解，如此使用的术语在适当的情况下是可互换的，以使得本文描述的器件的实施例例如能够以不同于本文示出或以其他方式描述的取向操作。类似地，如果本文描述的方法包括一系列步骤，则本文中呈现的这些步骤的顺序不一定是可以执行这些步骤的唯一顺序，所述步骤的特定步骤可以被省略和/或另外一些在此未描述的特定步骤可以被添加到该方法中。此外，术语“包括”、“包含”、“具有”及其任何变体旨在涵盖非排他性的包含内容，使得包括一系列元素的过程、方法、物品或器件不一定限于这些元素，而是可以包括未明确列出的或并非这些过程、方法、物品或器件所固有的其他元素。
[0037]
尽管上面对器件的详细描述中已经给出了若干示例性实施例，但是应当理解，存在许多变型。还应当理解，实施例仅是示例，并非旨在以任何方式限制器件的范围、适用性、尺寸或配置。而是，上面的详细描述将为本领域技术人员提供实现器件的示例性实施例的便利指南，将理解，在不偏离所附权利要求中陈述的本公开范围的情况下，可以对示例性实施例中描述的元素的功能和布置及其制造方法进行各种改变。

技术特征：
1.一种非易失性存储器器件，包括：位于第一有源区之上的浮置栅极，其中所述第一有源区位于衬底的有源层中；与所述浮置栅极横向相邻的金属-绝缘体-金属(mim)电容器，其中所述金属-绝缘体-金属电容器的一部分位于所述有源层中；以及将所述金属-绝缘体-金属电容器的第一电极连接到所述浮置栅极的接触柱。2.根据权利要求1所述的非易失性存储器器件，其中所述衬底包括位于所述有源层下方的第一电介质层，并且所述金属-绝缘体-金属电容器的下部竖直延伸到所述第一电介质层。3.根据权利要求2所述的非易失性存储器器件，其中所述金属-绝缘体-金属电容器的所述下部延伸到所述衬底中的所述第一电介质层的上部中。4.根据权利要求1所述的非易失性存储器器件，其中所述金属-绝缘体-金属电容器的上部在所述衬底上方的层间电介质(ild)层中竖直延伸。5.根据权利要求4所述的非易失性存储器器件，其中所述金属-绝缘体-金属电容器的所述上部还包括：在所述层间电介质层上方的金属间(imd)电介质层中横向延伸的延伸部分。6.根据权利要求5所述的非易失性存储器器件，其中所述延伸部分至少部分地与所述浮置栅极横向重叠。7.根据权利要求1所述的非易失性存储器器件，还包括：位于所述衬底中的第一隔离区，其围绕所述金属-绝缘体-金属电容器的下部。8.根据权利要求7所述的非易失性存储器器件，还包括：位于所述衬底的所述有源区中的第二隔离区，其中所述第二隔离区与所述第一隔离区的上部相邻。9.根据权利要求8所述的非易失性存储器器件，其中所述第一隔离区和所述第二隔离区位于所述金属-绝缘体-金属电容器的所述下部与所述浮置栅极下方的所述第一有源区之间。10.根据权利要求1所述的非易失性存储器器件，其中所述金属-绝缘体-金属电容器的所述第一电极与所述金属-绝缘体-金属电容器的侧表面和底表面共形。11.一种非易失性存储器器件阵列，包括：第一有源区和第二有源区，其位于衬底的有源层中；第一隔离区和与所述第一隔离区相邻的第二隔离区，其位于所述第一有源区与所述第二有源区之间；位于所述第一有源区之上的第一浮置栅极阵列和位于所述第二有源区之上的第二浮置栅极阵列；与所述浮置栅极横向相邻的金属-绝缘体-金属电容器，其中所述金属-绝缘体-金属电容器的下部位于所述衬底中的第一电介质层中以及所述有源层中的所述第一隔离区中；将所述金属-绝缘体-金属电容器的第一电极连接到每个浮置栅极的接触柱。12.根据权利要求11所述的非易失性存储器器件，其中所述金属-绝缘体-金属电容器跨所述第一有源区和所述第二有源区的长度的至少一部分延伸。13.根据权利要求12所述的非易失性存储器器件，其中所述衬底包括所述第一电介质
层和位于所述第一电介质层之上的所述有源层。14.根据权利要求13所述的非易失性存储器器件，其中所述金属-绝缘体-金属电容器的所述下部在所述衬底中的所述第一电介质层的上部和所述有源层中竖直延伸。15.根据权利要求14所述的非易失性存储器器件，其中所述金属-绝缘体-金属电容器的上部在所述衬底上方的层间电介质(ild)层中竖直延伸。16.根据权利要求15所述的非易失性存储器器件，其中所述金属-绝缘体-金属电容器的所述上部还包括：在所述层间电介质层上方的金属间电介质(imd)层中横向延伸并至少部分地与所述浮置栅极横向重叠的延伸部分。17.一种制造非易失性存储器器件的方法，包括：在第一有源区之上设置浮置栅极，其中所述第一有源区位于衬底的有源层中；在所述浮置栅极之上设置接触柱；以及设置与所述浮置栅极横向相邻的金属-绝缘体-金属电容器，其中所述金属-绝缘体-金属电容器的一部分位于所述有源层中，并且所述金属-绝缘体-金属电容器的第一电极通过所述接触柱连接到所述浮置栅极。18.根据权利要求17所述的方法，其中在第一有源区之上设置浮置栅极进一步包括：设置包括第一电介质层和位于所述第一电介质层之上的有源层的衬底；在所述衬底中设置第一隔离区和与所述第一隔离区相邻的第二隔离区；形成与所述第二隔离区相邻的第一有源区；在所述第一有源区之上形成浮置栅极。19.根据权利要求18所述的方法，其中在所述浮置栅极之上设置接触柱进一步包括：在所述浮置栅极和所述衬底之上设置层间电介质层；以及在所述浮置栅极之上的所述层间电介质层中形成接触柱。20.根据权利要求19所述的方法，其中设置与所述浮置栅极横向相邻的金属-绝缘体-金属电容器进一步包括：在所述层间电介质层和所述第一隔离区中形成开口，其中所述开口与所述浮置栅极横向相邻；在所述层间电介质层、所述浮置栅极之上的所述接触柱、以及所述开口的侧壁和底表面之上形成第一导电层；在所述第一导电层之上形成高介电常数电介质层；在所述高介电常数电介质层之上形成第二导电层，由此所述第二导电层填满所述层间电介质层和所述第一隔离区中的所述开口；图案化所述第二导电层以形成所述金属-绝缘体-金属电容器的所述第二电极；图案化所述高介电常数电介质层以形成所述金属-绝缘体-金属电容器的所述高介电常数电介质层；以及图案化所述第一导电层以在所述层间电介质层、所述浮置栅极之上的接触柱、以及所述开口的所述侧壁和所述底表面之上形成所述金属-绝缘体-金属电容器的所述第一电极。

技术总结
本发明涉及在衬底中具有金属-绝缘体-金属(MIM)电容器的非易失性存储器器件和集成方案。提供了一种非易失性存储器器件。该非易失性存储器器件包括布置在第一有源区之上的浮置栅极，其中第一有源区位于衬底的有源层中。金属-绝缘体-金属(MIM)电容器可以与浮置栅极横向相邻地布置，其中金属-绝缘体-金属电容器的一部分位于有源层中。接触柱可以将金属-绝缘体-金属电容器的第一电极连接到浮置栅极。金属电容器的第一电极连接到浮置栅极。金属电容器的第一电极连接到浮置栅极。


技术研发人员：文凤雄 具正谋
受保护的技术使用者：格芯新加坡私人有限公司
技术研发日：2021.09.29
技术公布日：2022/5/25