半导体装置的制作方法

1.本发明实施例一般关于半导体装置，更特别关于制造非平面晶体管装置的方法。


背景技术：

2.由于多种电子构件(如晶体管、二极管、电阻、电容器、或类似物)的集成密度持续改善，半导体产业已经历快速成长。集成密度的主要改善来自于重复减少最小结构尺寸，其可整合更多构件于给定面积中。


技术实现要素：

3.本发明一实施例公开半导体装置。半导体装置包括基板，包括第一区与第二区。第一区中的半导体装置包括：第一隔离结构；多个第一通道层，形成于第一隔离结构上并沿着第一方向延伸；以及第一栅极结构，包覆每一第一通道层并沿着第二方向延伸，且第二方向垂直于第一方向。第一栅极结构具有自第一隔离结构的上表面延伸至第一栅极结构的上表面的第一高度。第二区中的半导体装置包括：第二隔离结构；多个第二通道层，形成于第二隔离结构上并沿着第一方向延伸；以及第二栅极结构，包覆每一第二通道层并沿着第二方向延伸。第二栅极结构具有自第二隔离结构的上表面延伸至第二栅极结构的上表面的第二高度。第二高度大于第一高度。
4.本发明另一实施例公开半导体装置。半导体装置包括多个第一堆叠结构，形成于基板的第一区中，其中第一堆叠结构设置以形成在第一电压等级下操作的多个第一晶体管。半导体装置包括多个第二堆叠结构，形成于基板的第二区中，其中第二堆叠设置以形成在第二电压等级下操作的多个第二晶体管，且第二电压等级大于第一电压等级。半导体装置包括第一隔离结构，位于相邻的第一堆叠结构之间并具有第一高度。半导体装置包括第二隔离结构，位于相邻的第二堆叠结构之间并具有第二高度。第一高度大于第二高度。
5.本发明又一实施例公开半导体装置的制造方法。方法包括形成第一鳍状结构于基板的第一区中，与第二鳍状结构于基板的第二区中，其中形成于第一区中的晶体管的第一密度大于形成于第二区中的晶体管的第二密度。方法包括形成隔离结构，其包括第一部分于第一区中与第二部分于第二区中，其中第一部分埋置具有第一高度的第一鳍状结构的下侧部分，而第二部分埋置具有第二高度的第二鳍状结构的下侧部分。第一高度大于第二高度。
附图说明
6.图1是一些实施例中，全绕式栅极场效晶体管的透视图。
7.图2是一些实施例中，制造非平面晶体管装置的方法的流程图。
8.图3、图4a、图4b、图4c、图5a、图5b、图5c、图6a、图6b、图6c、图7a、图7b、图7c、图8a、图8b、图8c、图9a、图9b、图9c、图10a、图10b、及图10c是一些实施例中，图2的方法的多种制作阶段时的全绕式栅极场效晶体管装置或其部分的剖视图。
9.其中，附图标记说明如下：
10.a-a，b-b，c-c：剖面
11.d1，d2，h1，h2，h3，h4，h5，h6：高度
12.d3，d4，d5，d6：深度
13.100，300：全绕式栅极场效晶体管装置
14.102，302：基板
15.104，401，402：半导体层
16.106，510，550：隔离结构
17.108：栅极结构
18.109：间隔物
19.110，810，850：源极/漏极结构
20.112，910，950：层间介电层
21.200：方法
22.202，204，206，208，210，212，214，216：步骤
23.303：分隔物
24.310，350：区域
25.410，450：鳍状结构
26.412：基板的凸起部分
27.610，650：虚置栅极结构
28.612，652：栅极间隔物
29.710，750：凹陷
30.812，852：内侧间隔物
31.1010，1050：主动栅极结构
具体实施方式
32.下述详细描述可搭配图式说明，以利理解本发明的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
33.应理解的是，下述公开内容提供许多不同实施例或实例以实施本发明的不同结构。特定构件与排列的实施例是用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
34.此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90
°
或其他角度，因此方向性用语仅用以说明图示中的方向。
35.一般而言，集成电路包含多种电路形成于基板上。一些电路设置为在较高电压或电流下操作，而一些电路设置为在较低电压或电流下操作。为了达到此目标，现有技术可在
电路层级中设置不同电路的个别功能。可在装置层级或晶体管层级中设置一些特性。举例来说，虽然晶体管可形成不同功能的个别电路，主要的固有特征(如金属栅极结构的个别高度、源极/漏极结构的个别高度、或类似特征)可相同，这会增加集成电路的设计复杂度。因此制作集成电路的现有技术无法符合所有方面的需求。
36.本发明实施例关于全绕式栅极场效晶体管装置，更特别关于形成数个全绕式栅极电晶，其特征在于个别结构的尺寸不同。举例来说，第一组全绕式栅极晶体管可具有较高的金属栅极结构及/或较高的源极/漏极结构，而第二组全绕式栅极晶体管可具有较短的金属栅极结构及/或较短的源极/漏极结构。如此一来，第一组晶体管与第二组晶体管可在不同条件(如电压等级或电流等级)下操作。在一些实施例中，这些不同尺寸的晶体管结构的形成方法，可为至少调整第一组晶体管之间与第二组晶体管之间的隔离结构的个别高度。
37.图1是多种实施例中，全绕式栅极场效晶体管装置100的透视图。全绕式栅极场效晶体管装置100包括基板102与多个半导体层104(如纳米片、纳米线、或其他纳米结构)于基板102上。半导体层104可彼此垂直分开，其可一起作为全绕式栅极场效晶体管装置100的导电通道。隔离结构106可形成于基板102的凸起部分的两侧上，而半导体层104位于凸起部分上。栅极结构108包覆每一半导体层104(如每一半导体层104的所有周长)。间隔物109沿着栅极结构108的每一侧壁延伸。源极/漏极结构(如图1所示的源极/漏极结构110)位于栅极结构108的两侧上，且间隔物位于源极/漏极结构与栅极结构之间。层间介电层112位于源极/漏极结构110上。
38.已简化图1所示的全绕式栅极场效晶体管装置，因此应理解完整的全绕式栅极场效晶体管装置的一或多个结构可能未图示于图1中。举例来说，图1未图示相对于源极/漏极结构110位于栅极结构108的另一侧的其他源极/漏极结构，以及位于此源极/漏极结构上的层间介电层。此外，图1提供后续图式所用的多个参考剖面。如图所示，剖面a-a沿着栅极结构108的纵轴，剖面b-b平行于剖面b-b且穿过源极/漏极结构，而剖面c-c沿着半导体层104的纵轴，且在流动于源极/漏极结构之间的电流方向中。后续图式将参考这些参考剖面以求图式清楚。
39.图2是本发明一或多个实施例中，形成非平面晶体管装置的方法200的流程图。举例来说，方法200的至少一些步骤可用于形成鳍状场效晶体管装置、全绕式栅极场效晶体管装置(如全绕式栅极场效晶体管装置100)、纳米片晶体管装置、纳米线晶体管装置、垂直晶体管装置、全绕式栅极晶体管装置、或类似物。值得注意的是，方法200仅为举例而非局限本发明实施例。综上所述，应理解在图2的方法200之前、之中、与之后可提供额外步骤，且一些其他步骤仅简述于此。在一些实施例中，方法200的步骤可与全绕式栅极场效晶体管装置在多种制作阶段的剖视图相关，分别如图3、图4a、图4b、图4c、图5a、图5b、图5c、图6a、图6b、图6c、图7a、图7b、图7c、图8a、图8b、图8c、图9a、图9b、图9c、图10a、图10b、及图10c所示，其将详述于下。
40.简而言之，方法200一开始的步骤202提供基板。方法200的步骤204接着形成第一鳍状结构于高密度的区域中以及第二鳍状结构于低密度的区域中，且第一鳍状结构与第二鳍状结构各自具有多个第一半导体层与第二半导体层。方法200的步骤206接着形成第一隔离结构于高密度的区域中，以及第二隔离结构于低密度的区域中。方法200的步骤208接着形成第一虚置栅极结构于高密度的区域中，以及第二虚置栅极结构于低密度的区域中。方
法200的步骤210接着分别形成源极/漏极凹陷于高密度的区域与低密度的区域中。方法200的步骤212接着分别形成源极/漏极结构于高密度的区域与低密度的区域中。方法200的步骤214接着分别形成第一层间介电层与第二层间介电层于高密度的区域与低密度的区域中。方法200的步骤216接着分别形成第一主动栅极结构与第二主动栅极结构于高密度的区域与低密度的区域中。
41.如上所述，图3至图10c各自显示全绕式栅极场效晶体管装置300的一部分在图2的方法200知多种制作阶段的剖视图。全绕式栅极场效晶体管装置300与图1所示的全绕式栅极场效晶体管装置100类似，但不显示特定的结构极/或区域以简化图式。举例来说，全绕式栅极场效晶体管装置300的后续图式不含源极/漏极结构(如图1的源极/漏极结构110)。应理解的是，全绕式栅极场效晶体管装置300可进一步包含数个其他装置(未图示于后续图式中)如电感、熔丝、电容器、线圈、或类似物，其仍属本发明实施例的范畴。
42.图3对应图2的步骤202，是全绕式栅极场效晶体管装置300在多种制作阶段之一的剖视图，其包括基板302。图3的剖视图沿着全绕式栅极场效晶体管装置300的主动或虚置栅极结构的长度方向，比如图1所示的剖面a-a。
43.基板302可为半导体基板如基体半导体、绝缘层上半导体基板、或类似物，其可掺杂(比如掺杂p型或n型掺质)或未掺杂。基板302可为晶圆如硅晶圆。一般而言，绝缘层上硅基板包含半导体材料层形成于绝缘层上。举例来说，绝缘层可为埋置氧化物层如氧化硅层或类似物。绝缘层可提供于基板上，而基板通常是硅基板或玻璃基板。亦可采用其他基板如多层基板或组成渐变基板。在一些实施例中，基板302的半导体材料可包含硅、锗、半导体化合物(如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟)、半导体合金(如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟)、或上述的组合。
44.在一些实施例中，基板302可包含区域310及350。区域310可设置为形成较高栅极密度的数个晶体管(因此有时视作高密度的区域310)，而区域350可设置为形成较低栅极密度的数个晶体管(因此有时视作低密度的区域350)。综上所述，与形成于高密度的区域310中的晶体管的结构(如鳍状物)相较，低密度的区域350中的晶体管的结构(如鳍状物)可较疏松。在多种实施例中，形成于高密度的区域310中的晶体管可作为逻辑电路、静态随机存取存储器电路、及/或环形震荡器。形成于区域310中的这些晶体管有时可视作核心晶体管。举例来说，形成于低密度的区域350中的晶体管可作为输入/输出电路，及/或串行器/解串器。形成于区域350中的这些晶体管有时可视作输入/输出晶体管。
45.如图3与后续图式所示，高密度的区域310与低密度的区域350彼此隔有分隔物303，其可包含额为的结构、构件、或装置，但省略于此以简化说明。应理解的是，可对区域310及350同时进行方法200的一些步骤。为了说明目的，形成于区域310及350中的结构可图示于相同图式中，其可对应方法200的步骤之一。
46.一般而言，此处所述的用语「输入/输出晶体管」与「核心晶体管」一般可分别视作设置为操作较高电压(如较高闸源电压)的晶体管与设置为操作较低电压(如较低闸源电压)的晶体管。因此应理解输入/输出晶体管可包含操作电压较高的任何其他多种晶体管，而核心晶体管可包含操作电压较低的任何其他多种晶体管，其仍属于本发明实施例的范畴。在多种实施例中，可适当设置输入/输出晶体管，其至少一特征为较高的金属栅极结构、较高的源极/漏极结构、与较厚的栅极介电层。可适当设置核心晶体管，其至少一特征为较
短的金属栅极结构、较短的源极/漏极结构、或较薄的栅极介电层。上述设置将详述如下。
47.图4a对应图2的步骤204，是全绕式栅极场效晶体管装置300在多种制作阶段之一的剖视图，其分别包含鳍状结构410于区域310中以及鳍状结构450于区域350中。图4a的剖视图沿着全绕式栅极场效晶体管装置300的主动或虚置栅极结构的长度方向，比如图1所示的剖面a-a。图4b及图4c分别对应相同步骤的全绕式栅极场效晶体管装置300沿着图1所示的剖面b-b及剖面c-c的剖视图。
48.为了形成鳍状结构410及450，数个半导体层401与数个半导体层402可彼此交错以形成堆叠。举例来说，半导体层402之一位于半导体层401之一上，而另一半导体层401位于半导体层402上，以此类推。堆叠可包含交错的任何数目的半导体层401及402。以图4a至4c(与后续图式)为例，堆叠可包含彼此交错的三个半导体层401与三个半导体层402，且最顶部的半导体层为半导体层402。应理解的是，全绕式栅极场效晶体管装置300可包含任何数目的半导体层401与半导体层402，且最顶层的半导体层可为半导体层401或半导体层402，其亦属于本发明实施例的范畴。
49.半导体层401及402可具有个别的不同厚度。此外，半导体层401可具有彼此不同的厚度。半导体层402可具有彼此不同的厚度。每一半导体层401及402的厚度可为几纳米至几十纳米。堆叠的第一层可比其他半导体层401及402厚。在一实施例中，每一半导体层401的厚度可为约5nm至约20nm，而每一半导体层402的厚度可为约5nm至约20nm。
50.半导体层401及402可具有不同组成。在多种实施例中，两个半导体层401及402的组成可提供彼此之间不同的氧化速率及/或蚀刻选择性。在一实施例中，半导体层401可各自包含硅锗si
1-x
ge
x
，而半导体层402可各自包含硅。在一实施例中，每一半导体层402为未掺杂或实质上无掺质的硅，其外加掺质浓度可为约0cm-3
至约1x10
17 cm-3
。举例来说，在形成半导体层402(如硅)时不刻意进行掺杂。
51.在多种实施例中，可刻意掺杂半导体层402。举例来说，当全绕式栅极场效晶体管装置300设置为n型晶体管(并以增强模式操作)，每一半导体层402可为掺杂p型掺质如硼、铝、铟、或镓的硅。当全绕式栅极场效晶体管装置300设置为p型晶体管(并以增强模式操作)，每一半导体层402可为掺杂n型掺质如磷、砷、或锑的硅。在另一例中，全绕式栅极场效晶体管装置300设置为n型晶体管(并以空乏模式操作)，每一半导体层402可为掺杂n型掺质的硅。当全绕式栅极场效晶体管装置300设置为p型晶体管(并以空乏模式操作)，每一半导体层402可为掺杂p型掺质的硅。
52.在一些实施例中，每一半导体层401为硅锗si
1-x
ge
x
，其锗莫耳比例x小于50％。举例来说，半导体层401的硅锗si
1-x
ge
x
的锗莫耳比例x可为约15％至35％。此外，半导体层401可包含这些材料中的不同组成，而半导体层402可包含这些材料中的不同组成。半导体层401及402亦可包含其他材料，比如半导体化合物(碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟)、半导体合金(如磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟)、或上述的组合。半导体层401及402的材料选择，可提供不同的氧化速率及/或蚀刻选择性。
53.半导体层401及402可自半导体基板302外延成长。举例来说，每一半导体层401及402的成长方法可为分子束外延制程、化学气相沉积制程如有机金属化学气相沉积制程、及/或其他合适的外延成长制程。在外延成长时，半导体基板302的外延结构向上延伸，造成
半导体层401与402的结晶方向与半导体基板302的结晶方向相同。
54.一旦成长半导体层401及402于半导体基板302上以作为堆叠，可图案化堆叠以形成鳍状结构410与鳍状结构450，如图4a至图4c所示。每一鳍状结构可沿着横向方向伸长，且可包含彼此交错的图案化的半导体层401及402的堆叠。鳍状结构410及450的形成方法可为图案化半导体层401及402的堆叠与半导体基板302，且图案化方法可为光微影与蚀刻技术。
55.举例来说，可形成遮罩层(其可包含多层如垫氧化物层与上方的硬遮罩层)于堆叠最顶部的半导体层(如图4a至图4c中的半导体层402)上。举例来说，垫氧化物层可为含氧化硅的薄膜，其形成方法可采用热氧化制程。垫氧化物层可作为最顶部的半导体层402与硬遮罩层之间的粘着层。在一些实施例中，硬遮罩层可包含氮化硅、氮氧化硅、碳氮化硅、类似物、或上述的组合。在一些其他实施例中，硬遮罩层包含的材料可与半导体层401或402的材料类似，比如硅锗si
1-y
gey或锗，其中莫耳比例y可与半导体层401的莫耳比例x不同或类似。举例来说，硬遮罩层可形成于堆叠上(比如在图案化堆叠之前)，且形成方法可采用低压化学气相沉积或等离子体辅助化学气相沉积。
56.遮罩层的图案化方法可采用光微影技术。一般而言，光微影技术沉积、曝光、与显影光阻材料(未图示)，以移除光阻材料的一部分。保留的光阻材料可保护下方材料(如此例中的遮罩层)免于后续制程步骤如蚀刻的影响。举例来说，光阻材料用于图案化垫氧化物层与垫氮化物层，以形成图案化的遮罩。
57.图案化的遮罩之后可用于图案化基板302与半导体层401及402的露出部分，以分别形成鳍状结构410于区域310中以及鳍状结构450于区域350中，进而定义沟槽(或开口)于鳍状结构之间。当形成多个鳍状结构时，此沟槽可谓于任何相邻的鳍状结构之间。在一些实施例中，鳍状结构410及450的形成方法可为蚀刻沟槽于半导体层401及402与基板302中，且蚀刻方法可为反应性离子蚀刻、中性束蚀刻、类似方法、或上述的组合。蚀刻可为非等向。在一些实施例中，沟槽可为彼此平行的带状物(在上视图中)，且彼此紧密排列。在一些实施例中，沟槽可连续地围绕个别鳍状结构。
58.图5a对应图2的步骤206，是全绕式栅极场效晶体管装置300在多种制作阶段之一的剖视图，其包含一或多个隔离结构510于区域310中，以及一或多个隔离结构550于区域350中。图5a的剖视图沿着全绕式栅极场效晶体管装置300的主动或虚置栅极结构的长度方向，比如图1所示的剖面a-a。图5b及图5c分别对应相同步骤的全绕式栅极场效晶体管装置300沿着图1所示的剖面b-b及剖面c-c的剖视图。
59.为了形成隔离结构510及550，可全面沉积绝缘材料于工件(含鳍状结构410及450)上。举例来说，绝缘材料可沿着鳍状结构410及450的个别侧壁与上表面，覆盖鳍状结构410及450。在一些实施例中，绝缘材料可为氧化物如氧化硅、氮化物、类似物、或上述的组合，且其形成方法可为高密度等离子体化学气相沉积、可流动的化学气相沉积(比如在远端等离子体系统中沉积化学气相沉积为主的材料，之后固化材料使其转换成另一材料如氧化物)、类似方法、或上述的组合。可采用其他绝缘材料及/或其他形成制程。在一例中，绝缘材料为可流动的化学气相沉积制程所形成的氧化硅。一旦形成绝缘材料，即可进行退火制程。平坦化制程如化学机械研磨制程，可移除任何多余的绝缘材料，并形成绝缘材料的上表面与图案化遮罩(未图示)的上表面以定义鳍状结构410及450。在多种实施例中，平坦化制程亦可移除图案化遮罩。
60.接着可使绝缘材料凹陷，以形成隔离结构510于区域310中，以及隔离结构550于区域350中，如图5a及图5b所示。隔离结构510及550有时可分别视作浅沟槽隔离结构510及550。使隔离结构510及550凹陷，使鳍状结构410及450自隔离结构510及550的相邻部分之间凸起。隔离结构510及550的上表面可具有平坦表面(如图示)、凸起表面、凹陷表面(如碟化)、或上述的组合。通过合适蚀刻，隔离结构510及550的上表面可平坦、凸起、及/或凹陷。可采用可接受的蚀刻制程使隔离结构510及550凹陷，比如对隔离结构510及550的绝缘材料具有选择性的蚀刻制程。举例来说，可进行干蚀刻或采用稀释氢氟酸的湿蚀刻，以形成隔离结构510及550。
61.在多种实施例中，隔离结构510形成于高密度的区域310中，其高度可大于低密度的区域350中的隔离结构550的高度。如图5a所示，隔离结构510的高度h1是基板302的上表面至隔离结构510的上表面的距离。隔离结构550的高度h2是基板302的上表面至隔离结构550的上表面的距离。高度h1大于高度h2。如此一来，鳍状结构410的基板的凸起部分412的高度d1，与鳍状结构450的基板的凸起部分的高度d2不同。在一些实施例中，高度d1是隔离结构510的上表面至鳍状结构410的最底部的半导体层(如半导体层401)的下表面的距离。高度d2是隔离结构550的上表面至鳍状结构450的最底部的半导体层(如半导体层401)的下表面的距离。在非限制性的例子中，高度d1及d2可各自介于约0.3nm至约100nm之间。
62.图6a对应图2的步骤208，是全绕式栅极场效晶体管装置300在多种制作阶段之一的剖视图，其包含虚置栅极结构610于区域310中以及虚置栅极结构650于区域350中。图6a的剖视图沿着全绕式栅极场效晶体管装置300的主动或虚置栅极结构的长度方向，比如图1所示的剖面a-a。图6b及图6c分别对应相同步骤的全绕式栅极场效晶体管装置300沿着图1所示的剖面b-b及剖面c-c的剖视图。
63.虚置栅极结构610及650的长度方向(如沿着图1中的剖面a-a)垂直于鳍状结构的长度方向(如沿着图1中的剖面c-c)。如此一来，虚置栅极结构610可覆盖(如跨过)区域310中的鳍状结构410的一部分。在形成虚置栅极结构610于区域310中的步骤之前、之中、或之后，可形成虚置栅极结构650于区域350中以覆盖(如跨过)鳍状结构450的一部分。举例来说，虚置栅极结构610及650可分别跨过鳍状结构410及450的中心部分，使鳍状结构410及450的个别末端或侧部露出，如图6a及图6b所示。图6a及图6b分别穿过虚置栅极结构与鳍状结构的部分(设置以形成源极/漏极结构)。
64.如图6a所示，虚置栅极结构610的下表面可接触隔离结构510的上表面，而虚置栅极结构650的下表面可接触隔离结构550的上表面。由于虚置栅极结构610及650可具有共平面的上表面，且隔离结构510及550的高度不同(比如隔离结构510比隔离结构550高)，虚置栅极结构610的下表面可高于虚置栅极结构650的下表面。换言之，虚置栅极结构610的高度h3小于虚置栅极结构650的高度h4。
65.虚置栅极结构610及650可各自包含虚置栅极介电层与虚置栅极，其未图示以求图式清楚。为了形成虚置栅极结构610及650，可分别形成介电层于鳍状结构410及450上。举例来说，介电层可为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅、碳氧化硅、上述的多层、或类似物，且其形成方法可为沉积或热成长。
66.形成栅极层于介电层上，并形成遮罩层于栅极层上。可沉积栅极层于介电层上，接着以化学机械研磨等方法平坦化栅极层。可沉积遮罩层于栅极层上。栅极层的组成可为多
晶硅，但亦可采用其他材料。举例来说，遮罩层的组成可为氮化硅或类似物。
67.在形成层状物(如介电层、栅极层、与遮罩层)之后，可采用合适的微影与蚀刻技术图案化遮罩层。接着可由合适的蚀刻技术将遮罩层的图案转移至栅极层与介电层，以分别形成虚置栅极结构610及650。
68.一旦形成虚置栅极结构610及650，即可形成栅极间隔物612于虚置栅极结构610的两侧侧壁上，且可形成栅极间隔物652于虚置栅极结构650的两侧侧壁上，如图6c所示。栅极间隔物612及652可各自为低介电常数的间隔物，且组成可为合适的介电材料如氧化硅、碳氮氧化硅、或类似物。可采用任何合适的沉积法如热氧化、化学气相沉积、或类似方法，以形成栅极间隔物612及652。图6c所示的栅极间隔物612及652的形状与形成方法仅为非限制性的例子，而其他形状与形成方法亦属可能。这些变化与其他变化完全包含于本发明实施例的范畴中。
69.图7a对应图2的步骤210，是全绕式栅极场效晶体管装置300在多种制作阶段之一的剖视图，其移除虚置栅极结构610未覆盖的区域310中的鳍状结构410的末端部分，以及虚置栅极结构650未覆盖的区域350中的鳍状结构450的末端部分。图7a的剖视图沿着全绕式栅极场效晶体管装置300的主动或虚置栅极结构的长度方向，比如图1所示的剖面a-a。图7b及图7c分别对应相同步骤的全绕式栅极场效晶体管装置300沿着图1所示的剖面b-b及剖面c-c的剖视图。
70.如图7b及图7c所示，虚置栅极结构610(与栅极间隔物612)可视作遮罩，并使未覆盖的鳍状结构410的部分凹陷(如采用蚀刻)，因此保留的鳍状结构410所具有的个别保留部分具有彼此交错堆叠的半导体层401及402。虚置栅极结构650(与栅极间隔物652)可视作遮罩，并使未覆盖的鳍状结构410的部分凹陷(如采用蚀刻)，因此保留的鳍状结构450所具有的个别保留部分具有彼此交错堆叠的半导体层401及402。如此一来，凹陷710可形成于保留的鳍状结构410的两侧上，而凹陷750可形成于保留的鳍状结构450的两侧上。
71.在多种实施例中，凹陷710延伸至基板302中的深度d3小于凹陷750延伸至基板302中的深度d4，如图7b所示。在一些实施例中，深度d3及d4可为凹陷710及750的最底端至隔离结构510及550的上表面的距离。在非限制性的例子中，深度d3及d4可各自介于约0.3nm至约100nm之间。沿着图7c中的另一剖面中，凹陷710及750延伸至基板302中的深度分别为深度d5及d6。在一些实施例中，深度d5及d6可为凹陷710及750的最底端至鳍状结构410及450的半导体层401的下表面的距离。在非限制性的例子中，深度d5及d6可各自介于约0.3nm至约100nm之间。
72.形成凹陷710及750的凹陷步骤可设置为具有至少一些非等向特性。举例来说，凹陷步骤可包含等离子体蚀刻制程，其可具有一定程度的非等向特性。在此等离子体蚀刻制程中(包括自由基等离子体蚀刻、远端等离子体蚀刻、或其他合适的等离子体蚀刻制程)，可采用气体源(如氯气、溴化氢、四氟化碳、氟仿、二氟甲烷、氟化甲烷、六氟-1,3-丁二烯、三氯化硼、六氟化硫、氢气、三氟化氮、其他合适气体源、或上述的组合)与钝气(如氮气、氧气、二氧化碳、二氧化硫、一氧化碳、甲烷、四氯化硅、其他合适的钝气、或上述的组合)。此外为了凹陷步骤，可由气体如氩气、氦气、氖气、其他合适的稀释气体、或上述的组合稀释气体源及/或钝气，以控制上述的蚀刻速率。
73.对鳍状结构450的蚀刻量可大于对鳍状结构410的蚀刻量(比如较长的蚀刻时间、
较高的源功率及/或偏功率、或类似参数)，使凹陷深度的差异介于约1nm至约50nm之间。举例来说，在施加蚀刻于鳍状结构450上时，可遮罩鳍状结构410。在施加蚀刻于鳍状结构410上时，可遮罩鳍状结构450。此外，为了控制凹陷深度的差异不会超出临界值(比如约50nm)，一些实施例形成凹陷750于低密度的区域350中所采用的上述钝气量，大于形成凹陷710于高密度的区域310中所采用的上述钝气量。
74.图8a对应图2的步骤212，是全绕式栅极场效晶体管装置300在多种制作阶段之一的剖视图，其包括源极/漏极结构810于区域310中，以及源极/漏极结构850于区域350中。图8a的剖视图沿着全绕式栅极场效晶体管装置300的主动或虚置栅极结构的长度方向，比如图1所示的剖面a-a。图8b及图8c分别对应相同步骤的全绕式栅极场效晶体管装置300沿着图1所示的剖面b-b及剖面c-c的剖视图。
75.如图8b及图8c所示，源极/漏极结构810位于凹陷710中，并自隔离结构510的上表面凸起。源极/漏极结构850位于凹陷750中，并自隔离结构550的上表面凸起。如此一来，源极/漏极结构810的下侧部分可继承凹陷710的尺寸与轮廓(比如延伸至基板302中的深度为d3及/或d5)，而源极/漏极结构850的下侧部分可继承凹陷750的尺寸与轮廓(比如延伸至基板302中的深度为d4及/或d6)。源极/漏极结构810及850的形成方法可为分别外延成长半导体材料于凹陷710及750中，其可采用合适的方法如有机金属化学气相沉积、分子束外延、液相外延、气相外延、选择性外延成长、类似方法、或上述的组合。
76.在形成源极/漏极结构810及850之前，可采用拉回制程以移除半导体层的末端部分，使鳍状结构410及450的半导体层401拉回一段距离。在半导体层402包含硅且半导体层401包含硅锗的例子中，拉回制程可包含氯化氢气体等向蚀刻制程，其可蚀刻硅锗而不攻击硅。因此在此制程时，硅层(纳米结构)如半导体层402可维持完整。如此一来，相对于相邻的半导体层402，可形成一对凹陷于每一半导体层401的末端上。接着可将介电材料填入沿着半导体层401的末端的这些凹陷，以形成内侧间隔物812及852，如图8c所示。内侧间隔物所用的介电材料可包含氮化硅、碳氮硼化硅、碳氮化硅、碳氮氧化硅、或适于形成晶体管的绝缘栅极侧壁间隔物的任何其他种类的介电材料(如介电常数小于约5的介电材料)。
77.如图8c所示，源极/漏极结构810位于鳍状结构410的两侧上以耦接至鳍状结构410的半导体层402，并与鳍状结构410的半导体层401隔有内侧间隔物812。源极/漏极结构850位于鳍状结构450的两侧上以耦接至鳍状结构450的半导体层402，并与鳍状结构450的半导体401隔有内侧间隔物852。此外，源极/漏极结构810与虚置栅极结构610隔有栅极间隔物612(或至少其部分)，而源极/漏极结构850与虚置栅极结构650隔有栅极间隔物652(或至少其部分)。
78.在本发明多种实施例中，每一鳍状结构中的半导体层402可一起作为晶体管的导电通道。综上所述，半导体层402之后可视作通道层。每一鳍状结构中保留的半导体层401之后可置换为栅极结构的一部分，其可设置以包覆对应的通道层。综上所述，半导体层401之后可视作牺牲层。
79.通过使基板302的低密度的区域350凹陷的程度大于使基板302的高密度的区域310凹陷的程度，区域350中的源极/漏极结构850的高度h6大于区域310中的源极/漏极结构810的高度h5，如图8b所示。由于耦接至鳍状结构450的通道层如半导体层402的源极/漏极结构具有较大尺寸(图8c)，采用源极/漏极结构850的晶体管的驱动电流，可大于采用源极/
漏极结构810的晶体管的驱动电流。然而为了控制(如关闭)此高驱动电流，区域350中的晶体管的主动栅极结构可具有较大尺寸，如下详述。
80.图9a对应图2的步骤214，是全绕式栅极场效晶体管装置300在多种制作阶段之一的剖视图，其包括层间介电层910于区域310中，以及层间介电层950于区域350中。图9a的剖视图沿着全绕式栅极场效晶体管装置300的主动或虚置栅极结构的长度方向，比如图1所示的剖面a-a。图9b及图9c分别对应相同步骤的全绕式栅极场效晶体管装置300沿着图1所示的剖面b-b及剖面c-c的剖视图。
81.在一些实施例中，可同时形成层间介电层910及950以覆盖区域310中的源极/漏极结构810与区域350中的源极/漏极结构850。层间介电层910及950的组成可为介电材料如氧化硅、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、或类似物，且其沉积方法可为任何合适方法如化学气相沉积、等离子体辅助化学气相沉积、或可流动的化学气相沉积。在形成层间介电层之后，可视情况形成介电层(未图示)于层间介电层上。介电层可作为保护层，以在后续的蚀刻制程中避免层间介电层损失。介电层的组成可为合适材料如氮化硅、碳氮化硅、或类似物，且其形成方法可为合适方法如化学气相沉积、等离子体辅助化学气相沉积、或可流动的化学气相沉积。在形成介电层之后，可进行平坦化制程如化学机械研磨制程，使介电层具有齐平的上表面。一些实施例在平坦化制程之后，介电层的上表面可与虚置栅极结构610及650的上表面齐平。
82.图10a对应图2的步骤216，是全绕式栅极场效晶体管装置300在多种制作阶段之一的剖视图，其包括主动栅极结构1010(如金属栅极结构)于区域310中，以及主动栅极结构1050(如金属栅极结构)于区域350中。图10a的剖视图沿着全绕式栅极场效晶体管装置300的主动或虚置栅极结构的长度方向，比如图1所示的剖面a-a。图10b及图10c分别对应相同步骤的全绕式栅极场效晶体管装置300沿着图1所示的剖面b-b及剖面c-c的剖视图。
83.在形成层间介电层910及950之后，可同时移除虚置栅极结构610及650与保留的牺牲层如半导体层401。在多种实施例中，虚置栅极结构610及650与牺牲层如半导体层401的移除方法可为选择性蚀刻(如氯化氢)，而通道层如半导体层402维持实质上完整。在移除虚置栅极结构610及650之后，可形成栅极沟槽以露出每一通道层如半导体层402的个别侧壁。在移除牺牲层如半导体层401以进一步延伸栅极沟槽之后，可露出通道层如每一半导体层402的个别上表面及/或个别下表面。如此一来，可露出每一通道层如半导体层402的所有周长。接着形成主动栅极结构1010以包覆鳍状结构410(或堆叠)的每一通道层如半导体层402，并形成主动栅极结构1050以包覆鳍状结构450(或堆叠)的每一通道层如半导体层402。
84.在一些实施例中，主动栅极结构1010及1050各自包含栅极介电层与栅极金属。栅极介电层可包覆每一通道层如半导体层402，比如包覆其上表面、下表面、与侧壁。栅极介电层的组成可为不同的高介电常数的介电材料或类似的高介电常数的介电材料。高介电常数的介电材料可包含铪、铝、锆、镧、镁、钡、钛、铅、或上述的组合的金属氧化物或硅酸盐。栅极介电层可包含多个高介电常数的介电材料的堆叠。栅极介电层的沉积方法可采用任何合适方法，比如分子束沉积、原子层沉积、等离子体辅助化学气相沉积、或类似方法。在一些实施例中，栅极介电层可视情况包括实质上薄的氧化物层(如氧化硅层)，其可为形成于每一通道层如半导体层402的表面上的原生氧化物层。
85.栅极金属可包含多个金属材料的堆叠。举例来说，栅极金属可为p型功函数层、n型
功函数层、上述的多层、或上述的组合。功函数层亦可视作功函数金属。p型功函数金属的例子可包含氮化钛、氮化钽、钌、钼、铝、氮化钨、锆硅化物、钼硅化物、钽硅化物、镍硅化物、其他合适的p型功函数材料、或上述的组合。n型功函数金属的例子可包含钛、银、钽铝、碳化钽铝、氮化钛铝、碳化钽、碳氮化钽、氮化钽硅、锰、锆、其他n型的功函数材料、或上述的组合。功函数层的材料组成与功函数值相关，因此可选择功函数层的材料以调整其功函数，以达装置中的目标临界电压。功函数层的沉积方法可为化学气相沉积、物理气相沉积、原子层沉积、及/或其他合适制程。
86.一旦形成主动栅极结构1010及1050，可分别定义或形成数个晶体管于区域310与区域350中。举例来说，第一晶体管采用主动栅极结构1010与源极/漏极结构810分别作为其栅极、源极、与漏极，其可形成于区域310中。第二晶体管采用主动栅极结构1050与源极/漏极结构850分别作为其栅极、源极、与漏极，其可形成于区域350中。在一些实施例中，第一晶体管有时可视作核心晶体管，而第二晶体管有时可视作输入/输出晶体管。如上所述，输入/输出晶体管的源极/漏极结构尺寸大于核心晶体管的源极/漏极结构尺寸，使输入/输出晶体管可传导较高等级的驱动电流。为了导通较高等级的电流，输入/输出晶体管的主动栅极结构的尺寸(如高度)大于核心晶体管的主动栅极结构的尺寸，以控制较高电流。如图10a所示，主动栅极结构1010及1050可继承虚置栅极结构的尺寸与轮廓，因此主动栅极结构1010及1050可分别具有高度h3及h4。
87.本发明一实施例公开半导体装置。半导体装置包括基板，包括第一区与第二区。第一区中的半导体装置包括：第一隔离结构；多个第一通道层，形成于第一隔离结构上并沿着第一方向延伸；以及第一栅极结构，包覆每一第一通道层并沿着第二方向延伸，且第二方向垂直于第一方向。第一栅极结构具有自第一隔离结构的上表面延伸至第一栅极结构的上表面的第一高度。第二区中的半导体装置包括：第二隔离结构；多个第二通道层，形成于第二隔离结构上并沿着第一方向延伸；以及第二栅极结构，包覆每一第二通道层并沿着第二方向延伸。第二栅极结构具有自第二隔离结构的上表面延伸至第二栅极结构的上表面的第二高度。第二高度大于第一高度。
88.在一些实施例中，形成于第一区中的晶体管的第一密度大于形成于第二区中的晶体管的第二密度。
89.在一些实施例中，第一区中的半导体装置还包括自基板凸起的第一基板凸起部分，而第二区中的半导体装置还包括自基板凸起的第二基板凸起部分。
90.在一些实施例中，第一基板凸起部分位于最底部的第一通道层之下并沿着第一方向延伸，而第二基板凸起部分位于最底部的第二通道层之下并沿着第一方向延伸。
91.在一些实施例中，第二隔离结构的上表面与第二基板凸起部分的上表面之间的高度差异，大于第一隔离结构的上表面与第一基板凸起部分的上表面之间的高度差异。
92.在一些实施例中，第一区中的半导体装置包括第一源极/漏极结构耦接至每一第一通道层，而第二区中的半导体装置包括第二源极/漏极结构耦接至每一第二通道层。
93.在一些实施例中，第二源极/漏极结构的下表面与第二隔离结构的上表面之间的高度差异，大于第一源极/漏极结构的下表面与第一隔离结构的上表面之间的高度差异。
94.在一些实施例中，第二源极/漏极结构延伸至基板中的距离大于第一源极/漏极结构延伸至基板中的距离。
95.在一些实施例中，第二源极/漏极结构的高度大于第一源极/漏极结构的高度。
96.本发明另一实施例公开半导体装置。半导体装置包括多个第一堆叠结构，形成于基板的第一区中，其中第一堆叠结构设置以形成在第一电压等级下操作的多个第一晶体管。半导体装置包括多个第二堆叠结构，形成于基板的第二区中，其中第二堆叠设置以形成在第二电压等级下操作的多个第二晶体管，且第二电压等级大于第一电压等级。半导体装置包括第一隔离结构，位于相邻的第一堆叠结构之间并具有第一高度。半导体装置包括第二隔离结构，位于相邻的第二堆叠结构之间并具有第二高度。第一高度大于第二高度。
97.在一些实施例中，每一第一堆叠结构包括自基板凸出的第一基板凸出部分以及一或多个第一通道层，而第一基板凸出部分与一或多个第一通道层彼此垂直分开；以及其中每一第二堆叠结构包括自基板凸出的第二基板凸出部分以及一或多个第二通道层，而第二基板凸出部分与一或多个第二通道层彼此垂直分开。
98.在一些实施例中，第二隔离结构的上表面与第二基板凸起部分的上表面之间的高度差异，大于第一隔离结构的上表面与第一基板凸起部分的上表面之间的高度差异。
99.在一些实施例中，第一晶体管各自包括第一高度的第一金属栅极结构，且第二晶体管各自包括第二高度的第二金属栅极结构，其中第二高度大于第一高度。
100.在一些实施例中，第一晶体管各自包含第一高度的一对第一源极/漏极结构，且第二晶体管各自包含第二高度的一对第二源极/漏极结构，且第二高度大于第一高度。
101.在一些实施例中，第二源极/漏极结构延伸至基板中的距离大于第一源极/漏极结构延伸至基板中的距离。
102.在一些实施例中，第一区中的第一晶体管的第一密度大于第二区中的第二晶体管的第二密度。
103.在一些实施例中，每一第一晶体管包括核心晶体管，而每一第二晶体管包括输入/输出晶体管。
104.在一些实施例中，第一鳍状结构与第二鳍状结构各自包括彼此垂直分开的多个通道层。
105.在一些实施例中，方法还包括：形成第一虚置栅极结构以跨过第一鳍状结构，其中第一虚置栅极结构的下表面的一部分接触隔离结构的第一部分的上表面；形成第二虚置栅极结构以跨过第二鳍状结构，其中第二虚置栅极结构的下表面的一部分接触隔离结构的第二部分的上表面；移除自第一虚置栅极结构横向凸出的第一鳍状结构的上侧部分，以形成第一凹陷于第一虚置栅极结构的两侧上，其中第一凹陷比隔离结构的第一部分的上表面垂直地低了第一深度；移除自第二虚置栅极结构横向凸出的第二鳍状结构的上侧部分，以形成第二凹陷于第二虚置栅极结构的两侧上，其中第二凹陷比隔离结构的第二部分的上表面垂直地低了第二深度，且第二深度大于第一深度；形成一对第一外延结构于第一凹陷上；形成一对第二外延结构于第二凹陷上；以及将第一虚置栅极结构与第二虚置栅极结构分别置换为第一主动栅极结构与第二主动栅极结构。
106.本发明又一实施例公开半导体装置的制造方法。方法包括形成第一鳍状结构于基板的第一区中，与第二鳍状结构于基板的第二区中，其中形成于第一区中的晶体管的第一密度大于形成于第二区中的晶体管的第二密度。方法包括形成隔离结构，其包括第一部分于第一区中与第二部分于第二区中，其中第一部分埋置具有第一高度的第一鳍状结构的下
侧部分，而第二部分埋置具有第二高度的第二鳍状结构的下侧部分。第一高度大于第二高度。
107.上述实施例的特征有利于本技术领域中具有通常知识者理解本发明。本技术领域中具有通常知识者应理解可采用本发明作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通常知识者亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换、或更动。