谐波抑制电路、方法、装置、设备及计算机存储介质与流程

1.本技术属于通信技术领域，尤其涉及一种谐波抑制电路、方法、装置、设备及计算机存储介质。


背景技术：

2.目前，在dsl(digital subscriber line，数字用户线路)机型中，需要使用信号变压器进行隔离直流信号和高压冲击、抑制共模噪声、实现电压转换/阻抗匹配，同时信号变压器还可起到带通滤波器的作用，保留工作频段内的有用信号。但是信号变压器自身的非线性会引起电路中的总谐波失真，对于dsl机型会进一步引起通信数据的传输速率，以及通信效率下降的问题。
3.相关技术中，一般通过更换变压器的方式解决信号变压器自身的非线性引起的通信数据的传输速率下降，以及通信效率下降的问题，但是通过该方式解决该问题较繁琐，且成本较高。


技术实现要素：

4.本技术实施例提供一种与现有技术不同的实现方案，以解决相关技术中解决信号变压器自身的非线性引起的通信数据的传输速率下降，以及通信效率下降的问题的方式较浪费成本，且效率较低的技术问题。
5.第一方面，本技术提供一种谐波抑制电路，包括：负载隔离电路、控制电路，以及反馈电路；其中：
6.所述负载隔离电路的一输入端与变压器的输出端连接，另一输入端与所述变压器的第一输入端连接，所述负载隔离电路的输出端与所述控制电路的输入端连接，用于对分别接收自所述变压器的输出端的第一信号，以及接收自所述变压器的第一输入端的第二信号进行放大，分别得到对应的第一放大信号，以及第二放大信号；
7.所述控制电路的输出端与所述反馈电路的一输入端连接，用于对所述第一放大信号与第二放大信号进行分析，并输出对应的待处理信号；
8.所述反馈电路的另一输入端与所述变压器的第一输入端连接，所述反馈电路的输出端与所述变压器的第二输入端连接，用于对所述待处理信号进行处理，以抑制所述变压器的输出端的目标谐波。
9.第二方面，本技术提供一种谐波抑制方法，适用于谐波抑制电路中的控制电路，包括：
10.确定所述第一放大信号的傅里叶变换结果；
11.确定所述第二放大信号的傅里叶变换结果；
12.若所述第一放大信号的傅里叶变换结果对应的频率范围，与所述第二放大信号的傅里叶变换结果对应的频率范围的差距符合预设条件，则确定所述第一放大信号为所述待处理信号，并输出所述待处理信号；
13.其中，所述谐波抑制电路，包括：负载隔离电路、所述控制电路，以及反馈电路；所述负载隔离电路的一输入端与变压器的输出端连接，另一输入端与所述变压器的第一输入端连接，所述负载隔离电路的输出端与所述控制电路的输入端连接，用于对分别接收自所述变压器的输出端的第一信号，以及接收自所述变压器的第一输入端的第二信号进行放大，分别得到对应的第一放大信号，以及第二放大信号；
14.所述控制电路的输出端与所述反馈电路的一输入端连接；
15.所述反馈电路的另一输入端与所述变压器的第一输入端连接，所述反馈电路的输出端与所述变压器的第二输入端连接，用于对所述待处理信号进行处理，以抑制所述变压器的输出端的目标谐波。
16.第三方面，本技术提供一种谐波抑制装置，适用于谐波抑制电路中的控制电路，包括：
17.第一确定模块，用于确定所述第一放大信号的傅里叶变换结果；
18.第二确定模块，用于确定所述第二放大信号的傅里叶变换结果；
19.输出模块，用于若所述第一放大信号的傅里叶变换结果对应的频率范围，与所述第二放大信号的傅里叶变换结果对应的频率范围的差距符合预设条件，则确定所述第一放大信号为所述待处理信号，并输出所述待处理信号；
20.其中，所述谐波抑制电路，包括：负载隔离电路、所述控制电路，以及反馈电路；所述负载隔离电路的一输入端与变压器的输出端连接，另一输入端与所述变压器的第一输入端连接，所述负载隔离电路的输出端与所述控制电路的输入端连接，用于对分别接收自所述变压器的输出端的第一信号，以及接收自所述变压器的第一输入端的第二信号进行放大，分别得到对应的第一放大信号，以及第二放大信号；
21.所述控制电路的输出端与所述反馈电路的一输入端连接；
22.所述反馈电路的另一输入端与所述变压器的第一输入端连接，所述反馈电路的输出端与所述变压器的第二输入端连接，用于对所述待处理信号进行处理，以抑制所述变压器的输出端的目标谐波。
23.第四方面，本技术提供一种电子设备，包括：
24.处理器；以及
25.存储器，用于存储所述处理器的可执行指令；
26.其中，所述处理器配置为经由执行所述可执行指令来执行第二方面或第二方面各可能的实施方式中的任一方法。
27.第五方面，本技术实施例提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现第二方面或第二方面各可能的实施方式中的任一方法。
28.第六方面，本技术实施例提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现第二方面或第二方面各可能的实施方式中的任一方法。
29.本技术提供的谐波抑制电路，包括：负载隔离电路、控制电路，以及反馈电路；其中：所述负载隔离电路的一输入端与变压器的输出端连接，另一输入端与所述变压器的第一输入端连接，所述负载隔离电路的输出端与所述控制电路的输入端连接，用于对分别接收自所述变压器的输出端的第一信号，以及接收自所述变压器的第一输入端的第二信号进
行放大，分别得到对应的第一放大信号，以及第二放大信号；所述控制电路的输出端与所述反馈电路的一输入端连接，用于对所述第一放大信号与第二放大信号进行分析，并输出对应的待处理信号；所述反馈电路的另一输入端与所述变压器的第一输入端连接，所述反馈电路的输出端与所述变压器的第二输入端连接，用于对所述待处理信号进行处理，以抑制所述变压器的输出端的目标谐波。通过本技术的方案，可以高效抑制信号变压器自身的非线性引入的谐波，从而实现提高数据传输速率，提高通信效率的作用，且节省了成本。
附图说明
30.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
31.图1a为本技术一实施例提供的谐波抑制电路的结构示意图；
32.图1b为本技术另一实施例提供的谐波抑制电路的结构示意图；
33.图1c为本技术一实施例提供的第一放大电路的结构示意图；
34.图2为本技术一实施例提供的谐波抑制方法的流程示意图；
35.图3为本技术另一实施例提供的谐波抑制装置的结构示意图；
36.图4为本技术实施例提供的一种电子设备的结构示意图。
具体实施方式
37.下面详细描述本技术的实施例，所述实施例的示例在附图中示出。下面通过参考附图描述的实施例是示例性的，旨在用于解释本技术，而不能理解为对本技术的限制。
38.本技术实施例的说明书、权利要求书及附图中的术语“第一”和“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术实施例的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
39.下面以具体的实施例对本技术的技术方案以及本技术的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本技术的实施例进行描述。
40.相关技术中，dsl信号在信号变压器的输入端是含有多种频率成分的信号，在经过信号变压器后，变压器的非线性带来的谐波可用如下公式表示：
41.y(t)＝a1acoswt a2a2 cos2 wt a3a2 cos2 wt... anancosnwt；
42.其中，y(t)为谐波，a1、a2、a3...an，以及a为振幅信息,w为频率，t为时间信息。
43.图1a为本技术一示例性实施例提供的谐波抑制电路的结构示意图，包括：负载隔离电路11、控制电路12，以及反馈电路13；其中：
44.所述负载隔离电路11的一输入端与变压器的输出端连接，另一输入端与所述变压
器的第一输入端连接，所述负载隔离电路11的输出端与所述控制电路12的输入端连接，用于对分别接收自所述变压器的输出端的第一信号，以及接收自所述变压器的第一输入端的第二信号进行放大，分别得到对应的第一放大信号，以及第二放大信号；
45.所述控制电路12的输出端与所述反馈电路的一输入端连接，用于对所述第一放大信号与第二放大信号进行分析，并输出对应的待处理信号；
46.所述反馈电路13的另一输入端与所述变压器的第一输入端连接，所述反馈电路13的输出端与所述变压器的第二输入端连接，用于对所述待处理信号进行处理，以抑制所述变压器的输出端的目标谐波。
47.进一步地，结合图1b所示，所述负载隔离电路11包括第一放大电路111与第二放大电路112，其中：
48.所述第一放大电路111的输入端与所述变压器的输出端连接，用于放大所述第一信号得到第一放大信号；
49.所述第二放大电路112的输入端与所述变压器的第一输入端连接，用于放大所述第二信号得到第二放大信号；
50.所述控制电路12的输入端包括第三输入端与第四输入端，所述第一放大电路111的输出端与所述第三输入端连接，所述第二放大电路112的输出端与所述第四输入端连接。
51.其中，变压器可位于所述路由器，其输出端可用于连接dsl芯片。
52.进一步地，所述控制电路12用于对所述第一放大信号与第二放大信号进行分析，并输出对应的待处理信号时，用于：
53.计算所述第一放大信号的傅里叶变换结果；
54.计算所述第二放大信号的傅里叶变换结果；
55.若所述第一放大信号的傅里叶变换结果对应的频率范围，与所第二放大信号的傅里叶变换结果对应的频率范围的差距符合预设条件，则确定所述第一放大信号为所述待处理信号，并输出所述待处理信号。
56.其中，预设条件可以为大于预设差距，预设差距具体可以为预设的频率值。
57.进一步地，所述反馈电路13包括负反馈β系统，所述反馈电路13用于对述待处理信号进行处理，以抑制所述变压器的输出端的目标谐波时，用于：
58.获取所述待处理信号中的三次谐波的振幅与基波的振幅的比值；
59.若所述比值大于预设比值，则控制调整所述负反馈β系统的β值，以减小所述比值；
60.其中，所述负反馈β系统的输入端与所述控制电路的输出端连接。
61.可选地，还可以由控制电路对负反馈β系统的β值进行调节。
62.进一步地，所述反馈电路13包括加法器：
63.所述加法器的一输入端连接所述变压器的第一输入端；
64.所述加法器的另一输入端连接所述负反馈β系统的输出端；
65.所述加法器的输出端与所述变压器的第二输入端连接。
66.可选地，所述控制电路12包括微控制单元mcu。
67.进一步地，参见图1c所示，第一放大电路111包括：第一电阻r1、第二电阻r2、第一反馈电阻rf、第三电阻r3、第一运算放大器、第一电容c1，第一二极管d1，以及第二二极管d2；其中：
68.第一电阻r1的一端接地，另一端与第一运算放大器的负极，以及第一反馈电阻rf的一端连接；
69.第二电阻r2的一端(即第一放大电路111的输入端)与所述变压器的输出端连接，另一端与所述第一运算放大器的正极连接；
70.所述第一运算放大器的输出端，与所述第一反馈电阻rf的另一端，以及所述第三电阻r3的一端连接；
71.所述第三电阻r3的另一端(即第一放大电路111的输出端)与所述第一电容c1的一端，所述第一二极管d1的阴极，所述第二二极管d2的阳极，以及所述控制电路的第三输入端连接；
72.所述第一电容c1的另一端接地；
73.所述第一二极管d1的阳极接地；
74.所述第二二极管d2的阴极接电源，该电源电压可以为3.3v。
75.可选地，第一放大电路111的输入ui与输出u0的关系为：
[0076][0077]
可选地，前述第一运算放大器为同相运放电路，可减少负载效应，在选择第一放大电路111中的元器件时，可控制第一运算放大器的输入阻抗大于第一预设值，以及输出阻抗小于第二预设值，以保证第一放大电路111具有较高的输入阻抗以及较低的输出阻抗，以达到既能放大相关信号，又对原电路的影响较小的效果。
[0078]
进一步地，第二放大电路112中包含的电路元件与连接方式可以与第一放大电路111相同。例如：第一放大电路112包括：第四电阻、第五电阻、第二反馈电阻、第六电阻、第二运算放大器、第二电容，第三二极管，以及第四二极管；其中：
[0079]
第四电阻的一端接地，另一端与第二运算放大器的负极，以及第二反馈电阻的一端连接；
[0080]
第五电阻的一端(即第二放大电路112的输入端)与所述变压器的第一输入端连接，另一端与所述第二运算放大器的正极连接；
[0081]
所述第二运算放大器的输出端，与所述第二反馈电阻的另一端，以及所述第六电阻的一端连接；
[0082]
所述第六电阻的另一端(即第二放大电路112的输出端)与所述第二电容的一端，所述第三二极管的阴极，所述第四二极管的阳极，以及所述控制电路的第四输入端连接；
[0083]
所述第二电容的另一端接地；
[0084]
所述第三二极管的阳极接地；
[0085]
所述第四二极管的阴极接电源，该电源电压可以为3.3v。
[0086]
可选地，前述第一运算放大器与第二运算放大器都可为同相运放电路，可减少负载效应，在选择第一放大电路以及第二放大电路中的元器件时，可控制对应的运算放大器的输入阻抗大于第一预设值，以及输出阻抗小于第二预设值，以保证第一放大电路与第二放大电路具有较高的输入阻抗以及较低的输出阻抗，以达到既能放大相关信号，又对原电路的影响较小的效果。
[0087]
通过本技术的方案可使得接入dsl芯片中的谐波(即目标谐波)被有效抑制。
[0088]
以下提供一具体实施例对本方案进行进一步说明：
[0089]
可将信号变压器等效为一个非线性系统，因为信号变压器的非线性会引入三次谐波，使得输出信号包括基波α1x和三次谐波α3x3，公式(1)中α1是基波的系数，一般是变压器的匝数比，α3是三次谐波的系数，一般小于α1但大于其他谐波的系数αn，x是输入信号。
[0090]
可选地，假定非线性系统的表达式为：
[0091]
α1x α3x
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(1)
[0092]
变压器的第一输入端的信号可以看作包含不同频率分量的正弦波，若第一输入端的信号为：
[0093]
x(t)＝vmcoswt
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(2)
[0094]
其中，vm为幅度信息，w为频率，变压器的输出端的信号包含基频成分和三次谐波成分，即：
[0095]
y(t)＝acoswt bcos3wt
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(3)
[0096]
其中，a，b为幅度信息，对于一次的基频信号，经过负反馈β系统后，输出端表达式为：
[0097][0098]
对于三次谐波信号，经过负反馈β系统后，输出端表达式为：
[0099][0100]
通过前述公式(1)至公式(5)可以得出：
[0101][0102][0103]
对于基频信号和三次谐波信号不断在反馈系统中循环，输出端会得到关于系数的等比数列，因此三次谐波相对于基频信号的幅度比值为：
[0104][0105]
调节β反馈系统中的参数，可以降低三次谐波的相对幅度，进而达到谐波抑制的作用。
[0106]
可选地，前述变压器为路由器中的变压器，变压器的第一输入端可以与rj11接口连接，变压器的输出端可以与dsl芯片连接。
[0107]
本技术提供的谐波抑制电路，包括：负载隔离电路、控制电路，以及反馈电路；其中：所述负载隔离电路的一输入端与变压器的输出端连接，另一输入端与所述变压器的第一输入端连接，所述负载隔离电路的输出端与所述控制电路的输入端连接，用于对分别接收自所述变压器的输出端的第一信号，以及接收自所述变压器的第一输入端的第二信号进行放大，分别得到对应的第一放大信号，以及第二放大信号；所述控制电路的输出端与所述
反馈电路的一输入端连接，用于对所述第一放大信号与第二放大信号进行分析，并输出对应的待处理信号；所述反馈电路的另一输入端与所述变压器的第一输入端连接，所述反馈电路的输出端与所述变压器的第二输入端连接，用于对所述待处理信号进行处理，以抑制所述变压器的输出端的目标谐波。通过本技术的方案，可以高效抑制信号变压器自身的非线性引入的谐波，从而实现提高数据传输速率，提高通信效率的作用，且节省了成本。
[0108]
图2为本技术一示例性实施例提供的一种谐波抑制方法的流程示意图，该方法可适用于谐波抑制电路中的控制电路，包括：
[0109]
s201、确定所述第一放大信号的傅里叶变换结果；
[0110]
s202、确定所述第二放大信号的傅里叶变换结果；
[0111]
s203、若所述第一放大信号的傅里叶变换结果对应的频率范围，与所述第二放大信号的傅里叶变换结果对应的频率范围的差距符合预设条件，则确定所述第一放大信号为所述待处理信号，并输出所述待处理信号；
[0112]
其中，所述谐波抑制电路，包括：负载隔离电路、所述控制电路，以及反馈电路；所述负载隔离电路的一输入端与变压器的输出端连接，另一输入端与所述变压器的第一输入端连接，所述负载隔离电路的输出端与所述控制电路的输入端连接，用于对分别接收自所述变压器的输出端的第一信号，以及接收自所述变压器的第一输入端的第二信号进行放大，分别得到对应的第一放大信号，以及第二放大信号；
[0113]
所述控制电路的输出端与所述反馈电路的一输入端连接；
[0114]
所述反馈电路的另一输入端与所述变压器的第一输入端连接，所述反馈电路的输出端与所述变压器的第二输入端连接，用于对所述待处理信号进行处理，以抑制所述变压器的输出端的目标谐波。
[0115]
本技术的具体实施方式可参见前述内容，此处不再赘述。
[0116]
图3为本技术一示例性实施例提供的一种谐波抑制装置的结构示意图，适用于谐波抑制电路中的控制电路，该装置可包括：
[0117]
第一确定模块31，用于确定所述第一放大信号的傅里叶变换结果；
[0118]
第二确定模块32，用于确定所述第二放大信号的傅里叶变换结果；
[0119]
输出模块33，用于若所述第一放大信号的傅里叶变换结果对应的频率范围，与所述第二放大信号的傅里叶变换结果对应的频率范围的差距符合预设条件，则确定所述第一放大信号为所述待处理信号，并输出所述待处理信号；
[0120]
其中，所述谐波抑制电路，包括：负载隔离电路、所述控制电路，以及反馈电路；所述负载隔离电路的一输入端与变压器的输出端连接，另一输入端与所述变压器的第一输入端连接，所述负载隔离电路的输出端与所述控制电路的输入端连接，用于对分别接收自所述变压器的输出端的第一信号，以及接收自所述变压器的第一输入端的第二信号进行放大，分别得到对应的第一放大信号，以及第二放大信号；
[0121]
所述控制电路的输出端与所述反馈电路的一输入端连接；
[0122]
所述反馈电路的另一输入端与所述变压器的第一输入端连接，所述反馈电路的输出端与所述变压器的第二输入端连接，用于对所述待处理信号进行处理，以抑制所述变压器的输出端的目标谐波。
[0123]
应理解的是，装置实施例与方法实施例可以相互对应，类似的描述可以参照方法
实施例。为避免重复，此处不再赘述。具体地，该装置可以执行上述方法实施例，并且该装置中的各个模块的前述和其它操作和/或功能分别为了上述方法实施例中的各个方法中的相应流程，为了简洁，在此不再赘述。
[0124]
上文中结合附图从功能模块的角度描述了本技术实施例的装置。应理解，该功能模块可以通过硬件形式实现，也可以通过软件形式的指令实现，还可以通过硬件和软件模块组合实现。具体地，本技术实施例中的方法实施例的各步骤可以通过处理器中的硬件的集成逻辑电路和/或软件形式的指令完成，结合本技术实施例公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。可选地，软件模块可以位于随机存储器，闪存、只读存储器、可编程只读存储器、电可擦写可编程存储器、寄存器等本领域的成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法实施例中的步骤。
[0125]
图4是本技术实施例提供的电子设备的示意性框图，该电子设备可包括：
[0126]
存储器401和处理器402，该存储器401用于存储计算机程序，并将该程序代码传输给该处理器402。换言之，该处理器402可以从存储器401中调用并运行计算机程序，以实现本技术实施例中的方法。
[0127]
例如，该处理器402可用于根据该计算机程序中的指令执行上述方法实施例。
[0128]
在本技术的一些实施例中，该处理器402可以包括但不限于：
[0129]
通用处理器、数字信号处理器(digital signal processor，dsp)、专用集成电路(application specific integrated circuit，asic)、现场可编程门阵列(field programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等等。
[0130]
在本技术的一些实施例中，该存储器401包括但不限于：
[0131]
易失性存储器和/或非易失性存储器。其中，非易失性存储器可以是只读存储器(read-only memory，rom)、可编程只读存储器(programmable rom，prom)、可擦除可编程只读存储器(erasable prom，eprom)、电可擦除可编程只读存储器(electrically eprom，eeprom)或闪存。易失性存储器可以是随机存取存储器(random access memory，ram)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的ram可用，例如静态随机存取存储器(static ram，sram)、动态随机存取存储器(dynamic ram，dram)、同步动态随机存取存储器(synchronous dram，sdram)、双倍数据速率同步动态随机存取存储器(double data rate sdram，ddr sdram)、增强型同步动态随机存取存储器(enhanced sdram，esdram)、同步连接动态随机存取存储器(synch link dram，sldram)和直接内存总线随机存取存储器(direct rambus ram，dr ram)。
[0132]
在本技术的一些实施例中，该计算机程序可以被分割成一个或多个模块，该一个或者多个模块被存储在该存储器401中，并由该处理器402执行，以完成本技术提供的方法。该一个或多个模块可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述该计算机程序在该电子设备中的执行过程。
[0133]
如图4所示，该电子设备还可包括：
[0134]
收发器403，该收发器403可连接至该处理器402或存储器401。
[0135]
其中，处理器402可以控制该收发器403与其他设备进行通信，具体地，可以向其他
设备发送信息或数据，或接收其他设备发送的信息或数据。收发器403可以包括发射机和接收机。收发器403还可以进一步包括天线，天线的数量可以为一个或多个。
[0136]
应当理解，该电子设备中的各个组件通过总线系统相连，其中，总线系统除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。
[0137]
本技术还提供了一种计算机存储介质，其上存储有计算机程序，该计算机程序被计算机执行时使得该计算机能够执行上述方法实施例的方法。或者说，本技术实施例还提供一种包含指令的计算机程序产品，该指令被计算机执行时使得计算机执行上述方法实施例的方法。
[0138]
当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行该计算机程序指令时，全部或部分地产生按照本技术实施例该的流程或功能。该计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。该计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，该计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber line，dsl))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。该计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。该可用介质可以是磁性介质(例如，软盘、硬盘、磁带)、光介质(例如数字视频光盘(digital video disc，dvd))、或者半导体介质(例如固态硬盘(solid state disk，ssd))等。
[0139]
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的模块及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本技术的范围。
[0140]
在本技术所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，该模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
[0141]
作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。例如，在本技术各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。
[0142]
以上仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以该权利要求的保护范围为准。

技术特征：
1.一种谐波抑制电路，其特征在于，包括：负载隔离电路、控制电路，以及反馈电路；其中：所述负载隔离电路的一输入端与变压器的输出端连接，另一输入端与所述变压器的第一输入端连接，所述负载隔离电路的输出端与所述控制电路的输入端连接，用于对分别接收自所述变压器的输出端的第一信号，以及接收自所述变压器的第一输入端的第二信号进行放大，分别得到对应的第一放大信号，以及第二放大信号；所述控制电路的输出端与所述反馈电路的一输入端连接，用于对所述第一放大信号与第二放大信号进行分析，并输出对应的待处理信号；所述反馈电路的另一输入端与所述变压器的第一输入端连接，所述反馈电路的输出端与所述变压器的第二输入端连接，用于对所述待处理信号进行处理，以抑制所述变压器的输出端的目标谐波。2.根据权利要求1所述的谐波抑制电路，其特征在于，所述负载隔离电路包括第一放大电路与第二放大电路，其中：所述第一放大电路的输入端与所述变压器的输出端连接，用于放大所述第一信号得到所述第一放大信号；所述第二放大电路的输入端与所述变压器的第一输入端连接，用于放大所述第二信号得到所述第二放大信号；所述控制电路的输入端包括第三输入端与第四输入端，所述第一放大电路的输出端与所述第三输入端连接，所述第二放大电路的输出端与所述第四输入端连接。3.根据权利要求1所述的谐波抑制电路，所述控制电路用于对所述第一放大信号与第二放大信号进行分析，并输出对应的待处理信号时，用于：计算所述第一放大信号的傅里叶变换结果；计算所述第二放大信号的傅里叶变换结果；若所述第一放大信号的傅里叶变换结果对应的频率范围，与所述第二放大信号的傅里叶变换结果对应的频率范围的差距符合预设条件，则确定所述第一放大信号为所述待处理信号，并输出所述待处理信号。4.根据权利要求1所述的谐波抑制电路，其特征在于，所述反馈电路包括负反馈β系统，所述反馈电路用于对所述待处理信号进行处理，以抑制所述变压器的输出端的目标谐波时，用于：获取所述待处理信号中的三次谐波的振幅与基波的振幅的比值；若所述比值大于预设比值，则控制调整所述负反馈β系统的β值，以减小所述比值；其中，所述负反馈β系统的输入端与所述控制电路的输出端连接。5.根据权利要求4所述的谐波抑制电路，其特征在于，所述反馈电路包括加法器：所述加法器的一输入端连接所述变压器的第一输入端；所述加法器的另一输入端连接所述负反馈β系统的输出端；所述加法器的输出端与所述变压器的第二输入端连接。6.根据权利要求1所述的谐波抑制电路，其特征在于，所述控制电路包括微控制单元mcu。7.一种谐波抑制方法，其特征在于，适用于谐波抑制电路中的控制电路，包括：
确定第一放大信号的傅里叶变换结果；确定第二放大信号的傅里叶变换结果；若所述第一放大信号的傅里叶变换结果对应的频率范围，与所述第二放大信号的傅里叶变换结果对应的频率范围的差距符合预设条件，则确定所述第一放大信号为待处理信号，并输出所述待处理信号；其中，所述谐波抑制电路，包括：负载隔离电路、所述控制电路，以及反馈电路；所述负载隔离电路的一输入端与变压器的输出端连接，另一输入端与所述变压器的第一输入端连接，所述负载隔离电路的输出端与所述控制电路的输入端连接，用于对分别接收自所述变压器的输出端的第一信号，以及接收自所述变压器的第一输入端的第二信号进行放大，分别得到对应的第一放大信号，以及第二放大信号；所述控制电路的输出端与所述反馈电路的一输入端连接；所述反馈电路的另一输入端与所述变压器的第一输入端连接，所述反馈电路的输出端与所述变压器的第二输入端连接，用于对所述待处理信号进行处理，以抑制所述变压器的输出端的目标谐波。8.一种谐波抑制装置，其特征在于，适用于谐波抑制电路中的控制电路，包括：第一确定模块，用于确定第一放大信号的傅里叶变换结果；第二确定模块，用于确定第二放大信号的傅里叶变换结果；输出模块，用于若所述第一放大信号的傅里叶变换结果对应的频率范围，与所述第二放大信号的傅里叶变换结果对应的频率范围的差距符合预设条件，则确定所述第一放大信号为待处理信号，并输出所述待处理信号；其中，所述谐波抑制电路，包括：负载隔离电路、所述控制电路，以及反馈电路；所述负载隔离电路的一输入端与变压器的输出端连接，另一输入端与所述变压器的第一输入端连接，所述负载隔离电路的输出端与所述控制电路的输入端连接，用于对分别接收自所述变压器的输出端的第一信号，以及接收自所述变压器的第一输入端的第二信号进行放大，分别得到对应的第一放大信号，以及第二放大信号；所述控制电路的输出端与所述反馈电路的一输入端连接；所述反馈电路的另一输入端与所述变压器的第一输入端连接，所述反馈电路的输出端与所述变压器的第二输入端连接，用于对所述待处理信号进行处理，以抑制所述变压器的输出端的目标谐波。9.一种电子设备，其特征在于，包括：处理器；以及存储器，用于存储所述处理器的可执行指令；其中，所述处理器配置为经由执行所述可执行指令来执行权利要求7中的方法。10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求7中的方法。

技术总结
提供一种谐波抑制电路、方法、装置、设备及计算机存储介质，方法包括：确定第一放大信号的傅里叶变换结果；确定第二放大信号的傅里叶变换结果；若第一放大信号的傅里叶变换结果对应的频率范围，与第二放大信号的傅里叶变换结果对应的频率范围的差距符合预设条件，则确定第一放大信号为待处理信号，并输出待处理信号；谐波抑制电路包括：负载隔离电路、控制电路及反馈电路；负载隔离电路与变压器的输出端、变压器的一输入端及控制电路连接，用于得到第一放大信号与第二放大信号；控制电路与反馈电路连接；反馈电路与变压器的两输入端连接，用于对待处理信号进行处理，以抑制变压器的输出端的目标谐波，从而实现高效抑制变压器引入的谐波的作用。谐波的作用。谐波的作用。


技术研发人员：张萌 林壮彬
受保护的技术使用者：上海联虹技术有限公司
技术研发日：2022.02.16
技术公布日：2022/5/25