存储器系统的制作方法

存储器系统
1.相关申请的交叉引用
2.本技术要求于2020年11月5日提交的申请号为10-2020-0146783的韩国申请的优先权，该韩国申请的全部内容通过引用整体并入本文。
技术领域
3.各个实施例涉及一种存储器系统，且更特别地，涉及一种包括非易失性存储器装置的存储器系统。


背景技术：

4.存储器系统可被配置成响应于来自主机装置的写入请求，存储由该主机装置提供的数据。此外，存储器系统可被配置成响应于来自主机装置的读取请求，将所存储的数据提供到主机装置。主机装置是能够处理数据的电子装置，并且可包括计算机、数码相机或移动电话。待操作的存储器系统可被安装在主机装置中，或者可被制造成能够连接到主机装置和从主机装置分离。


技术实现要素：

5.本公开的实施例提供了一种具有提高的读取性能的存储器系统。
6.在实施例中，一种存储器系统可包括存储介质和控制器。存储介质可包括多个存储器区域。控制器可被配置成：将与写入请求相对应的数据存储到存储器区域之中的随机属性的存储器区域或顺序属性的存储器区域中，并且更新与所存储的数据相对应的逻辑到物理(l2p)信息，并且当将数据存储到随机属性的存储器区域中时，更新随机属性的存储器区域的p2l表内与所存储的数据相对应的物理到逻辑(p2l)信息。
7.在实施例中，一种存储器系统可包括存储介质和控制器。存储介质可包括多个存储器区域。控制器可被配置成参考随机属性的目标存储器区域的物理到逻辑(p2l)表以确定目标读取请求和一个或多个其它随机读取请求是否与目标存储器区域的顺序物理地址相对应，并且被配置成根据确定的结果控制存储介质以响应于目标读取请求和一个或多个其它随机读取请求对目标存储器区域并行地执行读取操作。
8.在实施例中，一种存储器系统可包括存储介质和控制器。存储介质可包括多个存储器区域。控制器可被配置成：当确定目标随机读取请求的目标存储器区域具有随机属性时，控制存储介质以并行地执行针对与目标随机读取请求相对应的目标物理地址的读取操作以及针对目标存储器区域内与的目标物理地址一起是顺序的一个或多个物理地址的高速缓存读取操作。
9.在实施例中，一种控制器的操作方法可包括：通过参考超级块的物理到逻辑(p2l)信息，将与超级块中存储的数据条相对应的顺序物理地址确定为被分别映射到与针对数据条的所排队的随机读取请求相对应的逻辑地址；并且响应于随机读取请求，控制存储器装置以并行方式执行读取数据条中的每一个的操作。
10.在实施例中，一种控制器的操作方法可包括：响应于目标随机读取请求，控制存储器装置以执行以下操作：从超级块输出目标数据条，同时以并行方式从超级块缓冲除目标数据条之外的一个或多个剩余数据条中的每一个；通过参考超级块的物理到逻辑(p2l)信息，将与数据条相对应的顺序物理地址确定为被分别映射到与针对数据条的随机读取请求相对应的逻辑地址；并且响应于剩余随机读取请求，控制存储器装置以并行方式执行输出所缓冲的数据条中的每一个的操作，其中针对数据条的随机读取请求包括针对目标数据条的目标随机读取请求以及针对所缓冲的数据条的剩余随机读取请求。
11.在实施例中，一种控制器的操作方法可包括：通过参考超级块的物理到逻辑(p2l)信息，将与超级块中存储的数据条相对应的顺序物理地址确定为被分别映射到与针对数据条的所排队的随机取消映射请求相对应的逻辑地址；并且响应于随机取消映射请求，使p2l信息无效。
12.在实施例中，一种控制器的操作方法可包括：通过参考超级块的物理到逻辑(p2l)信息，将与超级块中存储的数据条相对应的顺序物理地址确定为被分别映射到与针对数据条的所排队的随机请求相对应的逻辑地址；并且响应于所排队的随机请求以并行方式执行操作。
13.根据实施例，可提供一种具有提高的读取性能的存储器系统。
附图说明
14.图1是示出根据本公开的实施例的存储器系统的框图。
15.图2是用于描述图1的存储器区域的结构的框图。
16.图3是示出根据本公开的实施例的图1的存储器中存储的存储介质管理信息的示图。
17.图4a和图4b是示出根据本公开的实施例的图1的写入单元处理顺序写入请求的操作的示图。
18.图5是示出根据本公开的实施例的图1的写入单元处理随机写入请求的操作的示图。
19.图6是示出根据本公开的实施例的图1的读取单元处理随机读取请求的操作的示图。
20.图7是示出根据本公开的实施例的图1的读取单元处理随机读取请求的操作的示图。
21.图8是示出根据本公开的实施例的图1的读取单元处理随机读取请求的操作的示图。
22.图9是示出根据本公开的实施例的图1的读取单元处理顺序读取请求的操作的示图。
23.图10a至图10c是用于描述根据本公开的实施例的针对伪随机数据的读取性能的提高效果的示图。
24.图11是示出根据本公开的实施例的图1的写入单元的操作方法的流程图。
25.图12是示出根据本公开的实施例的图1的读取单元的操作方法的流程图。
26.图13是示出根据本公开的实施例的图1的读取单元的操作方法的示图。
27.图14a和图14b是示出根据本公开的实施例的图1的读取单元的操作方法的流程图。
28.图15a和图15b是示出根据本公开的实施例的图1的读取单元的操作方法的流程图。
29.图16是示出根据本公开的实施例的图1的控制器处理随机取消映射请求的操作的示图。
30.图17是示出根据本公开的实施例的图1的控制器处理随机取消映射请求的操作的示图。
31.图18是示出根据本公开的实施例的图1的控制器处理随机取消映射请求的操作的示图。
32.图19是示出根据本公开的实施例的图1的控制器处理顺序取消映射请求的操作的示图。
33.图20是示出根据本公开的实施例的图1的控制器的操作方法的流程图。
34.图21是示出根据本公开的实施例的包括固态驱动器(ssd)的数据处理系统的示图。
35.图22是示出根据本公开的实施例的包括存储器系统的数据处理系统的示图。
36.图23是示出根据本公开的实施例的包括存储器系统的数据处理系统的示图。
37.图24是示出根据本公开的实施例的包括存储器系统的网络系统的示图。
38.图25是示出根据本公开的实施例的存储器系统中包括的非易失性存储器装置的框图。
具体实施方式
39.以下将参照附图更详细地描述本发明的各个实施例。然而，本发明可以不同形式实现，并且不应被解释为限于在本文中阐述的实施例。相反，提供这些实施例以使本公开将是彻底且完整的，并且将本发明的范围全面地传达给本领域的技术人员。
40.附图不一定按比例绘制，并且在一些情况下，为了清楚地说明实施例的特征，可能已经夸大了比例。本文使用的术语仅为了描述特定实施例的目的而不旨在限制本发明。
41.如本文所使用的，术语“和/或”包括相关联所列项中的至少一个。将理解的是，当元件被称为“连接到”或“联接到”另一元件时，该元件可直接在该另一元件上、直接连接到或联接到该另一元件，或者可存在一个或多个中间元件。如本文使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式，并且反之亦然。将进一步理解的是，当在本说明书中使用时，术语“包括”、“包括有”、“包含”和“包含有”指定所陈述元件的存在，但不排除一个或多个其它元件的存在或添加。
42.在下文中，下面将参照附图描述本公开的各个实施例。
43.图1是示出根据本公开的实施例的存储器系统10的框图。
44.存储器系统10可被配置成响应于来自主机装置的写入请求，存储从该外部主机装置提供的数据。存储器系统10可被配置成响应于来自主机装置的读取请求，向主机装置提供其中存储的数据。
45.主机装置可通过逻辑地址访问存储器系统10。例如，主机装置可通过向数据分配
逻辑地址并且通过向存储器系统10提供包括数据和逻辑地址的写入请求来将数据写入存储器系统10。
46.当更新存储器系统10中存储的数据时，主机装置的诸如扩展文件系统4(ext4)的文件系统可重新使用相同的逻辑地址。例如，当更新被分配了逻辑地址“0”的数据时，ext4可再次将逻辑地址“0”分配给更新后的数据。
47.另一方面，当更新存储器系统10中存储的数据时，主机装置的诸如闪存友好文件系统(f2fs)的文件系统可向更新后的数据分配新的逻辑地址。例如，当更新被分配了逻辑地址“0”的数据时，f2fs可将逻辑地址“10”分配给更新后的数据。
48.通常，以文件为单位的数据可对应于顺序(sequential)逻辑地址。然而，根据f2fs，由于上述特性，对应于顺序逻辑地址的以文件为单位的数据可在数据被更新之后对应于碎裂(fragmented)逻辑地址(即，非顺序逻辑地址)。因此，以文件为单位的更新后的数据可通过针对非顺序逻辑地址的随机写入请求而被存储到存储器系统10中，并且可通过针对非顺序逻辑地址的随机读取请求来从存储器系统10中被读取。
49.此外，主机装置可将以文件为单位的数据一次存储到存储器系统10中。因此，尽管以文件为单位的更新后的数据将通过针对非顺序逻辑地址的随机写入请求被提供到存储器系统10，但以文件为单位的更新后的数据将被顺序地存储。因此，控制器100可将以文件为单位的更新后的数据存储到顺序物理地址的存储单元(memory unit)中。以类似的方式，主机装置可从存储器系统10一次读取以文件为单位的数据。因此，可按照以文件为单位的数据被存储在存储器系统10中的顺序从存储器系统10顺序地读取以文件为单位的数据。
50.在本公开中，伪随机数据可被称为当响应于随机读取请求而被读取时按照数据被存储在存储单元中的顺序从顺序物理地址的存储单元进行读取的数据。例如，伪随机数据可包括以文件为单位的、但如上所述被f2fs碎裂的数据。伪随机数据可对应于随机逻辑地址，同时对应于与随机读取请求相对应的目标存储器区域的顺序物理地址。如下所述，根据实施例的存储器系统10可具有提高的针对伪随机数据的读取性能。
51.存储器系统10可被配置成个人计算机存储卡国际协会(pcmcia)卡、紧凑型闪存(cf)卡、智能媒体卡、记忆棒、各种多媒体卡(例如，mmc、emmc、rs-mmc和微型-mmc)、安全数字(sd)卡(例如，sd、迷你-sd和微型-sd)、通用闪存(ufs)或固态驱动器(ssd)。
52.存储器系统10可包括控制器100和存储介质200。
53.控制器100可控制存储器系统10的全部操作。控制器100可控制存储介质200以响应于来自主机装置的指令而执行前台操作。前台操作可包括响应于来自主机装置的指令，即写入请求和读取请求，而将数据写入存储介质200和从存储介质200读取数据的操作。
54.此外，控制器100可控制存储介质200，以独立于主机装置执行内部必要的后台操作。后台操作可包括针对存储介质200的损耗均衡操作、垃圾收集操作、擦除操作、读取回收操作和刷新操作中的至少一种。如同前台操作，后台操作可包括将数据写入存储介质200和从存储介质200读取数据的操作。
55.控制器100可包括写入单元110、读取单元120和存储器130。
56.写入单元110可管理写入请求队列wrq。写入请求队列wrq可包括从主机装置提供的一个或多个写入请求。写入单元110可使从主机装置接收的写入请求在写入请求队列wrq中排队，并且可将处理完成的写入请求从写入请求队列wrq出队。
57.写入单元110可确定在写入请求队列wrq中排队的写入请求是顺序写入请求还是随机写入请求。例如，当写入请求对应于多个顺序逻辑地址时，写入单元110可将该写入请求确定为顺序写入请求。另一方面，当写入请求对应于单个逻辑地址或多个非顺序逻辑地址时，写入单元110可将该写入请求确定为随机写入请求。然而，根据实施例，用于确定写入请求是顺序写入请求或随机写入请求的标准将不限于上面的描述，而是可存在各种标准。
58.写入单元110可确定使用存储介质200内的空的存储器区域作为具有顺序属性的顺序存储器区域或者作为具有随机属性的随机存储器区域。也就是说，为了根据数据的属性将数据存储到单独的存储器区域中，写入单元110可向空的存储器区域分配顺序属性或随机属性。写入单元110可将各个存储器区域mr0至mrn的属性作为存储介质管理信息smi进行管理。例如，具有顺序属性的顺序存储器区域mrseq可以是存储对应于顺序写入请求的顺序数据的存储器区域。在顺序存储器区域mrseq之中，开放顺序存储器区域mr0可以是尚未充满顺序数据的顺序存储器区域。例如，具有随机属性的随机存储器区域mrran可以是存储对应于随机写入请求的随机数据的存储器区域。在随机存储器区域mrran之中，开放随机存储器区域mr1可以是尚未充满随机数据的随机存储器区域。
59.因此，写入单元110可将顺序数据存储到存储介质200内的开放顺序存储器区域mr0中。而且，写入单元110可将随机数据存储到存储介质200内的开放随机存储器区域mr1中。
60.在将数据存储到开放顺序存储器区域mr0或开放随机存储器区域mr1内的存储单元中之后，写入单元110可更新存储器130中存储的逻辑到物理(l2p)段l2psg中的数据的逻辑地址的映射信息(在下文中，称为l2p信息)。待更新的l2p信息可包括映射到数据的逻辑地址的物理地址，即存储该数据的存储单元的物理地址。
61.在将数据存储到开放随机存储器区域mr1内的存储单元中之后，写入单元110可更新开放随机存储器区域mr1的物理到逻辑(p2l)表p2ltb中的该存储单元的物理地址的映射信息(在下文中，称为p2l信息)，p2l表p2ltb存储在存储器130中。待更新的p2l信息可包括映射到存储单元的物理地址的逻辑地址，即存储在该物理地址的存储单元中的数据的逻辑地址。
62.也就是说，当接收到随机写入请求时，写入单元110可更新开放随机存储器区域mr1的p2l表p2ltb和l2p段l2psg两者，并且当接收到顺序写入请求时，可更新l2p段l2psg。
63.根据实施例，写入单元110可针对随机存储器区域mrran中的每一个生成和管理p2l表p2ltb。在实施例中，写入单元110可根据情况需要来针对除随机存储器区域mrran之外的存储器区域(例如，顺序存储器区域mrseq)生成和管理p2l表p2ltb。
64.读取单元120可管理读取请求队列rrq。读取请求队列rrq可包括从主机装置提供的一个或多个读取请求。读取单元120可使从主机装置接收的读取请求在读取请求队列rrq中排队，并且可将处理完成的读取请求从读取请求队列rrq出队。
65.读取单元120可将在读取请求队列rrq中排队的读取请求之中排在读取请求队列rrq的头部的读取请求作为目标读取请求进行处理。读取单元120可将目标读取请求确定为随机读取请求或顺序读取请求。将目标读取请求确定为随机读取请求或顺序读取请求的标准可类似于将写入请求确定为随机写入请求或顺序写入请求的标准。
66.当目标读取请求被确定为随机读取请求时，读取单元120可确定目标存储器区域。
该目标存储器区域可以是包括以下存储单元的存储器区域：该存储单元中存储了对应于与目标读取请求相对应的目标逻辑地址的数据。读取单元120可通过参考l2p段l2psg内的目标逻辑地址的l2p信息并且通过识别被映射到该目标逻辑地址的目标物理地址，基于该目标物理地址来确定目标存储器区域。
67.读取单元120可通过参考存储介质管理信息smi来确定目标存储器区域是否是具有随机属性的随机存储器区域。
68.当目标存储器区域被确定为随机存储器区域时，读取单元120可通过参考目标存储器区域的p2l表p2ltb来确定目标读取请求和在读取请求队列rrq中排队的一个或多个其它随机读取请求是否对应于目标存储器区域的顺序物理地址。当目标存储器区域的p2l表p2ltb当前未被存储在存储器130中时，读取单元120从存储介质200加载目标存储器区域的p2l表p2ltb。
69.具体地，读取单元120可识别被映射到目标存储器区域的p2l表p2ltb内的与目标物理地址一起是顺序的(sequential)一个或多个物理地址的一个或多个逻辑地址。然后，读取单元120可确定所识别的一个或多个逻辑地址和与在读取请求队列rrq中排队的一个或多个其它随机读取请求相对应的一个或多个逻辑地址是否相同。读取单元120可确定对应于一个或多个其它随机读取请求的逻辑地址是否分别被映射到目标存储器区域的顺序物理地址，即目标存储器区域的p2l表p2ltb内的与目标物理地址一起是顺序的一个或多个物理地址。
70.当目标读取请求和一个或多个其它随机读取请求被确定为对应于目标存储器区域的顺序物理地址时，读取单元120可控制存储介质200以响应于目标读取请求和一个或多个其它随机读取请求而对目标存储器区域并行地执行读取操作。读取单元120可控制存储介质200以针对目标存储器区域的顺序物理地址并行地执行读取操作。
71.根据读取单元120的上述操作并行处理的读取请求可以是针对伪随机数据的读取请求。总之，读取单元120可通过p2l表p2ltb有效地确定是否可以并行处理针对伪随机数据的随机读取请求，并且可控制存储介质200以对与随机读取请求相对应的伪随机数据并行地执行读取操作，从而迅速读取伪随机数据。
72.另一方面，当目标读取请求和一个或多个其它随机读取请求被确定为不对应于目标存储器区域的顺序物理地址(即，目标存储器区域的p2l表p2ltb内的与目标物理地址一起顺序的一个或多个物理地址)时，读取单元120可控制存储介质200以响应于目标读取请求来对目标存储器区域执行读取操作。也就是说，读取单元120可控制存储介质200以对目标存储器区域的目标物理地址执行读取操作。
73.此外，当目标读取请求被确定为随机读取请求，但是目标存储器区域被确定为具有顺序属性的顺序存储器区域时，读取单元120可控制存储介质200以响应于目标读取请求而对目标存储器区域执行读取操作。
74.此外，当目标读取请求被确定为顺序读取请求时，读取单元120可通过参考包括目标逻辑地址的l2p信息的l2p段l2psg来控制存储介质200以响应于目标读取请求而执行一个或多个读取操作。
75.根据实施例，可将写入请求队列wrq和读取请求队列rrq设置在存储器130内。根据实施例，可将写入请求队列wrq和读取请求队列rrq不作为单独的队列而是作为单个集成队
列来进行管理。
76.存储器130可在其中存储存储介质管理信息smi、一个或多个l2p段l2psg以及一个或多个p2l表p2ltb。在存储器130内，可在存储器系统10的操作过程中生成存储介质管理信息smi、一个或多个l2p段l2psg以及一个或多个p2l表p2ltb。存储介质管理信息smi、一个或多个l2p段l2psg以及一个或多个p2l表p2ltb可被存储在非易失性的存储介质200中，并且可在存储器系统10的操作过程中从存储介质200加载到存储器130。
77.进一步地，存储器130可在其中临时存储在主机装置和存储介质200之间传送的数据。
78.存储器130可包括易失性存储器设备和/或非易失性存储器设备。易失性存储器设备可包括动态随机存取存储器(dram)、静态随机存取存储器(sram)等。非易失性存储器设备可包括闪速存储器装置(例如，nand闪存或nor闪存)、铁电随机存取存储器(feram)、相变随机存取存储器(pcram)、磁性随机存取存储器(mram)、电阻式随机存取存储器(reram)等。
79.根据控制器100的控制，存储介质200可在其中存储从主机装置提供的数据。
80.存储介质200可包括多个存储器区域mr0至mrn。存储器区域mr0至mrn可用作顺序存储器区域mrseq、随机存储器区域mrran、系统存储器区域mrsst等。
81.顺序存储器区域mrseq可以是存储顺序数据的存储器区域，并且可被称为具有顺序属性。随机存储器区域mrran可以是存储随机数据的存储器区域，并且可被称为具有随机属性。系统存储器区域mrsst可用于在其中存储存储介质管理信息smi、l2p段l2psg和p2l表p2ltb。
82.存储介质200可包括一个或多个非易失性存储器设备。
83.图2是用于描述图1的存储器区域mr0的结构的框图。图1的剩余存储器区域mr1至mrn中的每一个可具有与图2的存储器区域mr0相似的结构。
84.参照图2，存储器区域mr0可包括多个存储块。图2例示包括四个存储块mb0至mb3的存储器区域mr0。存储介质200可以以存储块为单位执行擦除操作。
85.存储块mb0至mb3中的每一个可包括多个存储单元(memory unit)mu。存储介质200可以以存储单元mu为单位执行写入操作或读取操作。联接到相同字线的多个存储器单元(memory cell)可对应于一个或多个存储单元mu。存储单元mu可以是页面。
86.控制器100可控制存储介质200以对存储块mb0至mb3并行地执行写入操作或并行地执行读取操作。在控制器100的控制下，存储介质200可并行地访问存储块mb0至mb3。这种并行访问方案可增加一次写入存储介质200或从存储介质200读取的数据量，从而提高存储器系统10的性能。
87.为了有效地控制并行访问，可分别向各个存储块内并行设置的存储单元mu顺序地分配顺序物理地址pa0至pak。具体地，可将物理地址pa0至pa3顺序地分配给在各个存储块mb0至mb3内并行设置的第一存储单元mu。可将物理地址pa4至pa7顺序地分配给在各个存储块mb0至mb3内并行设置的第二存储单元mu。以这种方式，可将物理地址pa(k-3)至pak顺序地分配给在各个存储块mb0至mb3内并行设置的最后的存储单元mu。因此，控制器100可控制存储介质200以并行地访问各个存储块mb0至mb3内并行设置的并且具有四个顺序物理地址的存储单元mu。
88.存储块mb0至mb3可被设置在一个或多个非易失性存储器设备内。例如，存储块mb0
至mb3可被分别设置在四个不同的非易失性存储器设备内。例如，存储块mb0和mb1可被设置在一个非易失性存储器设备内，并且存储块mb2和mb3可被设置在另一个非易失性存储器设备内。例如，存储块mb0至mb3可被设置在单个非易失性存储器设备内。在存储器区域mr0内，被设置在相同非易失性存储器设备内的存储块可被设置在不同的平面内。
89.当存储块mb0至mb3被设置在多个非易失性存储器设备内时，该多个非易失性存储器设备可通过不同的数据线或通过公共数据线联接到控制器100。即使当多个非易失性存储器设备通过公共数据线联接到控制器100时，多个非易失性存储器设备也可从控制器100顺序地接收访问命令，并且可并行地执行通常需要大量时间的访问操作。
90.存储器区域mr0可以是超级块。
91.图3是示出根据本公开的实施例的图1的存储器130中存储的存储介质管理信息smi的示图。
92.参照图3，存储介质管理信息smi可包括存储器区域地址31和属性32的信息。
93.在开始利用空的存储器区域之前，写入单元110可将空的存储器区域的属性32更新到存储介质管理信息smi中。也就是说，写入单元110可将待利用的空的存储器区域确定为具有顺序属性的顺序存储器区域或者具有随机属性的随机存储器区域，并且可将所确定的属性更新到存储介质管理信息smi中。
94.图4a和图4b是示出根据本公开的实施例的图1的写入单元110处理顺序写入请求的操作的示图。
95.参照图4a，在步骤s11中，写入单元110可将在写入请求队列wrq中排队的写入请求wr1确定为顺序写入请求。例如，写入请求wr1可以是针对与四个逻辑地址la10至la13相对应的数据dt1的。
96.在步骤s12中，写入单元110可将数据dt1存储到存储介质200内的开放顺序存储器区域mr0中。例如，可将数据dt1存储到开放顺序存储器区域mr0内对应于物理地址pa20至pa23的存储单元中。
97.在步骤s13中，写入单元110可将逻辑地址la10至la13的l2p信息更新到l2p段l2psg1中。更新后的l2p信息可包括被映射到逻辑地址la10至la13的物理地址pa20至pa23。l2p段l2psg1可以是图4b的l2p表l2ptb内包括逻辑地址la10至la13的l2p信息的一部分。
98.在下文中，将参照图4b更详细地描述l2p表l2ptb。l2p表l2ptb可包括数据的逻辑地址与存储该数据的存储单元的物理地址之间的映射信息。例如，l2p表l2ptb可包括顺序逻辑地址la0至lai作为索引idxl，并且可包括被映射到该顺序逻辑地址la0至lai的物理地址pa。
99.为了有效地使用存储器130，可将整个l2p表l2ptb存储在存储介质200内的系统存储器区域mrsst中，并且可仅将整个l2p表l2ptb的一部分加载到存储器130中。控制器100可以预定的量为单位加载l2p表l2ptb。例如，预定的量可对应于图1的l2p段l2psg的大小。例如，控制器100可通过将顺序逻辑地址la0至lai顺序地划分为8份来将l2p表l2ptb标识为l2p段l2psg。
100.可通过索引idxl或顺序逻辑地址来参考每个l2p段l2psg，因此可通过参考l2p段l2psg来识别被映射到特定逻辑地址的物理地址。
101.图5是示出根据本公开的实施例的图1的写入单元110处理随机写入请求的操作的
示图。
102.参照图5，在步骤s21中，写入单元110可将在写入请求队列wrq中排队的写入请求wr2确定为随机写入请求。例如，写入请求wr2可以是针对与逻辑地址la23相对应的数据dt2的。
103.在步骤s22中，写入单元110可将数据dt2存储到存储介质200内的开放随机存储器区域mr1中。例如，可将数据dt2存储到开放随机存储器区域mr1内对应于物理地址pa50的存储单元中。
104.在步骤s23中，写入单元110可将物理地址pa50的p2l信息更新到开放随机存储器区域mr1的p2l表p2ltb1中。更新后的p2l信息可包括被映射到物理地址pa50的逻辑地址la23。
105.在步骤s24中，写入单元110可将逻辑地址la23的l2p信息更新到l2p段l2psg2中。更新后的l2p信息可包括被映射到逻辑地址la23的物理地址pa50。l2p段l2psg2可以是l2p表l2ptb内包括逻辑地址la23的l2p信息的l2p段。可以首先执行步骤s23和s24之中的任意一个操作。
106.在下文中，将更详细地描述p2l表p2ltb1。p2l表p2ltb1可包括开放随机存储器区域mr1内的存储单元的物理地址与该存储单元中存储的数据的逻辑地址之间的映射信息。例如，p2l表p2ltb1可包括开放随机存储器区域mr1内的存储单元的顺序物理地址pa0至pak作为索引idxp，并且可包括被映射到顺序物理地址pa0至pak的逻辑地址la。
107.可通过索引idxp或顺序物理地址pa0至pak来参考p2l表p2ltb1，因此可通过参考p2l表p2ltb1来识别被映射到特定物理地址的逻辑地址。
108.周期性地或每当开放随机存储器区域mr1变得充满数据时，写入单元110可将开放随机存储器区域mr1的p2l表p2ltb1存储到存储介质200的系统存储器区域mrsst中。根据情况需要，可将p2l表p2ltb1从存储介质200加载到存储器130以供参考。
109.根据实施例，写入单元110可针对开放顺序存储器区域mr0生成p2l表。根据实施例，写入单元110可将开放随机存储器区域mr1的p2l表p2ltb1存储到存储介质200中，而不将开放顺序存储器区域mr0的p2l表存储到存储介质200中。
110.图1的随机存储器区域mrran中的每一个可包括与图5的p2l表p2ltb1具有相同结构的相应的p2l表p2ltb。
111.图6是示出根据本公开的实施例的图1的读取单元120处理随机读取请求的操作的示图。图6示出当控制器100接收针对伪随机数据的随机读取请求rr1至rr4的情况。
112.参照图6，在步骤s31中，读取单元120可检查读取请求队列rrq中是否存在读取请求，并且可识别与随机读取请求rr1至rr4之中排在读取请求队列rrq的头部的目标读取请求rr1相对应的目标逻辑地址la23。
113.在步骤s32中，读取单元120可将l2p段l2psg2从存储介质200加载到控制器100的存储器130中。l2p段l2psg2可包括目标逻辑地址la23的l2p信息。目标逻辑地址la23的l2p信息可包括被映射到目标逻辑地址la23的目标物理地址pa50。当存储器130中已存在l2p段l2psg2时，可省略步骤s32。
114.在步骤s33中，读取单元120可基于目标逻辑地址la23将目标读取请求rr1确定为随机读取请求。
115.在步骤s34中，读取单元120可通过参考l2p段l2psg2内的目标逻辑地址la23的l2p信息来确定目标存储器区域mr1。目标存储器区域mr1可以是包括存储了对应于目标逻辑地址la23的数据的存储单元的存储器区域。具体地，读取单元120可通过参考l2p段l2psg2内的目标逻辑地址la23的l2p信息来识别被映射到该目标逻辑地址la23的目标物理地址pa50，并且可将包括该目标物理地址pa50的存储单元的存储器区域确定为目标存储器区域mr1。
116.在步骤s35中，读取单元120可通过参考存储介质管理信息smi来将目标存储器区域mr1确定为随机存储器区域。如图1所示，图5的目标存储器区域mr1仍然可以是开放随机存储器区域，或者可能充满数据，并因此可能不具有任何空的存储单元。
117.在步骤s36中，读取单元120可将目标存储器区域mr1的p2l表p2ltb1从存储介质200加载到存储器130。当存储器130中已存在该p2l表p2ltb1时，可省略步骤s36。
118.在步骤s37中，读取单元120可通过参考目标存储器区域mr1的p2l表p2ltb1来确定目标读取请求rr1和在读取请求队列rrq中排队的一个或多个其它随机读取请求rr2至rr4是否对应于该目标存储器区域mr1的顺序物理地址。具体地，当针对逻辑地址la40、la50和la7的随机读取请求rr2至rr4进一步在读取请求队列rrq中排队时，读取单元120可将目标读取请求rr1和一个或多个其它随机读取请求rr2至rr4确定为对应于目标存储器区域mr1的顺序物理地址pa50至pa53，因为在目标存储器区域mr1的p2l表p2ltb1内，与目标物理地址pa50一起顺序的物理地址pa51至pa53分别被映射到与一个或多个其它随机读取请求rr2至rr4相对应的逻辑地址la40、la50和la7。
119.在步骤s38中，读取单元120可控制存储介质200以响应于目标读取请求rr1和一个或多个其它随机读取请求rr2至rr4而对目标存储器区域mr1并行地执行读取操作。读取单元120可控制存储介质200以针对目标存储器区域mr1的顺序物理地址pa50至pa53并行地执行读取操作。然后，对应于读取请求rr1至rr4的数据可从存储介质200输出，并且可被提供到主机装置。
120.图6示出对应于在读取请求队列rrq中排队的所有读取请求rr1至rr4的并行读取操作。另一方面，根据顺序物理地址如何被映射到与读取请求队列rrq中排队的随机读取请求相对应的逻辑地址，可响应于读取请求队列rrq中排队的随机读取请求中的一部分而并行地执行读取操作。例如，与图6的示例不同，读取单元120可能将读取请求队列rrq中紧邻目标读取请求rr1的读取请求确定为不对应于与目标物理地址pa50一起顺序的物理地址，并且可能将读取请求队列rrq中距该目标读取请求rr1一定距离处的读取请求确定为对应于与该目标物理地址pa50一起顺序的物理地址。在这种情况下，可响应于目标读取请求rr1和距该目标读取请求rr1一定距离的读取请求而并行地执行读取操作。
121.图7是示出根据本公开的实施例的图1的读取单元120处理随机读取请求的操作的示图。
122.参照图7，步骤s41至s46可类似于图6的步骤s31至s36。在步骤s41中，读取单元120可检查读取请求队列rrq中是否存在读取请求，并且可识别与读取请求队列rrq中排队的读取请求之中排在读取请求队列rrq的头部的目标读取请求rr5相对应的目标逻辑地址la23。
123.在步骤s42中，读取单元120可从存储介质200向控制器100的存储器130加载包括目标逻辑地址la23的l2p信息的l2p段l2psg2。当存储器130中已存在该l2p段l2psg2时，可
省略步骤s42。
124.在步骤s43中，读取单元120可基于目标逻辑地址la23将目标读取请求rr5确定为随机读取请求。
125.在步骤s44中，读取单元120可通过参考l2p段l2psg2内的目标逻辑地址la23的l2p信息来确定目标存储器区域mr1。具体地，读取单元120可通过参考l2p段l2psg2内的目标逻辑地址la23的l2p信息来识别被映射到该目标逻辑地址la23的目标物理地址pa50，并且可将包括该目标物理地址pa50的存储单元的存储器区域确定为目标存储器区域mr1。
126.在步骤s45中，读取单元120可通过参考存储介质管理信息smi来将目标存储器区域mr1确定为随机存储器区域。
127.在步骤s46中，读取单元120可将目标存储器区域mr1的p2l表p2ltb1从存储介质200加载到存储器130。当存储器130中已存在p2l表p2ltb1时，可省略步骤s46。
128.在步骤s47中，读取单元120可通过参考目标存储器区域mr1的p2l表p2ltb1来确定目标读取请求rr5和在读取请求队列rrq中排队的一个或多个其它随机读取请求rr6和rr7是否对应于该目标存储器区域mr1的顺序物理地址。具体地，当针对逻辑地址la8和la90的随机读取请求rr6和rr7进一步在读取请求队列rrq中排队时，读取单元120可将目标读取请求rr5和一个或多个其它随机读取请求rr6和rr7确定为不对应于目标存储器区域mr1的顺序物理地址，因为在目标存储器区域mr1的p2l表p2ltb1内，与目标物理地址pa50一起顺序的物理地址pa51和pa52未被映射到与一个或多个其它随机读取请求rr6和rr7相对应的逻辑地址la8和la90。
129.在步骤s48中，读取单元120可控制存储介质200以响应于目标读取请求rr5而对目标存储器区域mr1执行读取操作。读取单元120可控制存储介质200以对当确定目标存储器区域mr1时被识别的目标物理地址pa50执行读取操作。然后，对应于目标读取请求rr5的数据可从存储介质200输出，并且可被提供到主机装置。也就是说，与图6的示例不同，因为读取单元120不能将一个或多个其它随机读取请求rr6和rr7与目标读取请求rr5一起并行处理，所以读取单元120可仅处理目标读取请求rr5。
130.根据实施例，在步骤s47之后，读取单元120可待机预定量的时间，直到从主机装置接收到新的随机读取请求。当在预定量的时间内接收到新的随机读取请求时，读取单元120可确定目标读取请求rr5和新的随机读取请求是否对应于目标存储器区域mr1的顺序物理地址。
131.根据实施例，不同于图7的示例，当读取单元120在步骤s47中确定在读取请求队列rrq中除了目标读取请求rr5之外不存在任何随机读取请求时，读取单元120可待机预定量的时间，直到从主机装置接收到另一个随机读取请求。
132.图8是示出根据本公开的实施例的图1的读取单元120处理随机读取请求的操作的示图。图8示出当控制器100接收针对顺序存储器区域mr0中存储的数据的随机读取请求rr8时的情况。
133.参照图8，步骤s51至s54可类似于图6的步骤s31至s34。在步骤s51中，读取单元120可检查读取请求队列rrq中是否存在读取请求，并且可识别与读取请求队列rrq中排队的读取请求之中排在读取请求队列rrq的头部的目标读取请求rr8相对应的目标逻辑地址la11。
134.在步骤s52中，读取单元120可从存储介质200向控制器100的存储器130加载包括
该目标逻辑地址la11的l2p信息的l2p段l2psg1。当存储器130中已存在该l2p段l2psg1时，可省略步骤s52。
135.在步骤s53中，读取单元120可基于目标逻辑地址la11将目标读取请求rr8确定为随机读取请求。
136.在步骤s54中，读取单元120可通过参考l2p段l2psg1内的目标逻辑地址la11的l2p信息来确定目标存储器区域mr0。具体地，读取单元120可通过参考l2p段l2psg1内的目标逻辑地址la11的l2p信息来识别被映射到目标逻辑地址la11的目标物理地址pa21，并且可将包括该目标物理地址pa21的存储单元的存储器区域确定为目标存储器区域mr0。
137.在步骤s55中，读取单元120可通过参考存储介质管理信息smi来将目标存储器区域mr0确定为顺序存储器区域。如图1所示，图8的目标存储器区域mr0仍然可以是开放顺序存储器区域，或者可能充满数据，并因此可能不具有任何空的存储单元。
138.在步骤s56中，读取单元120可控制存储介质200以响应于目标读取请求rr8而对目标存储器区域mr0执行读取操作。读取单元120可控制存储介质200以对当确定目标存储器区域mr0时被识别的目标物理地址pa21执行读取操作。根据实施例，当目标存储器区域是随机存储器区域时，可允许参考p2l表p2ltb进行并行读取操作。然后，对应于目标读取请求rr8的数据可从存储介质200输出，并且可被提供到主机装置。
139.图9是示出根据本公开的实施例的图1的读取单元120处理顺序读取请求的操作的示图。
140.参照图9，在步骤s61中，读取单元120可检查在读取请求队列rrq中是否存在读取请求，并且可识别与读取请求队列rrq中排队的随机读取请求之中排在读取请求队列rrq的头部的目标读取请求rr9相对应的目标逻辑地址la10至la13。
141.在步骤s62，读取单元120可从存储介质200向控制器100的存储器130加载包括该目标逻辑地址la10至la13的l2p信息的l2p段l2psg1。当存储器130中已存在该l2p段l2psg1时，可省略步骤s62。
142.在步骤s63中，读取单元120可基于目标逻辑地址la10至la13将目标读取请求rr9确定为顺序读取请求。
143.在步骤s64中，读取单元120可参考l2p段l2psg1内的目标逻辑地址la10至la13的l2p信息，以控制存储介质200以响应于目标读取请求rr9而执行读取操作。具体地，读取单元120可通过参考l2p段l2psg1来识别顺序存储器区域mr0的目标物理地址pa20至pa23，该目标物理地址pa20至pa23被映射到目标逻辑地址la10至la13。读取单元120可控制存储介质200以针对目标物理地址pa20至pa23执行读取操作。因为目标读取请求rr9是与顺序存储器区域mr0的顺序目标物理地址pa20至pa23相对应的顺序读取请求，所以读取单元120可控制存储介质200以针对顺序目标物理地址pa20至pa23并行地执行读取操作。然后，对应于目标读取请求rr9的数据可从存储介质200输出，并且可被提供到主机装置。
144.图10a至图10c是用于描述根据本公开的实施例的针对伪随机数据的读取性能的提高效果的示图。
145.参照图10a，如参照图6所述，可使对应于逻辑地址la23、la40、la50和la7的四个随机读取请求rr1至rr4在读取请求队列rrq中排队。如下所述，为了处理随机读取请求rr1至rr4，可识别出物理地址pa50至pa53被映射到逻辑地址la23、la40、la50和la7。
146.参考分别包括逻辑地址la23、la40、la50和la7的l2p信息的l2p段l2psg2、l2psg5、l2psg6和l2psg0，可识别出物理地址pa50至pa53分别被映射到逻辑地址la23、la40、la50和la7。在图10a中，与随机读取请求rr1至rr4相对应的逻辑地址la23、la40、la50和la7的l2p信息可能被包括在不同的l2p段l2psg2、l2psg5、l2psg6和l2psg0中。因此，应当将所有的l2p段l2psg2、l2psg5、l2psg6和l2psg0从存储介质200加载到控制器100的存储器130，这样可能使读取性能劣化。
147.然而，参照图10b，如参照图6所述，根据实施例的读取单元120可通过仅利用包括目标逻辑地址la23的l2p信息的l2p段l2psg2和包括目标物理地址pa50的p2l信息的p2l表p2ltb1来迅速识别对应于一个或多个其它随机读取请求rr2至rr4的物理地址pa51至pa53。也就是说，伪随机数据可通过顺序的随机写入请求而被存储到目标存储器区域内的顺序物理地址pa50至pa53的存储单元中，然后可通过顺序的随机读取请求rr1至rr4来被请求读取。此时，读取单元120可通过l2p段l2psg2和目标存储器区域的p2l表p2ltb1迅速识别顺序物理地址pa50至pa53。因此，根据实施例，可减少加载映射信息的次数，这样提高了读取性能。
148.进一步地，参照图10c，情况101示出，如参照图10a所述，当通过从存储介质200向存储器130顺序地加载l2p段l2psg2、l2psg5、l2psg6和l2psg0中的每一个来识别物理地址pa50至pa53中的每一个时(参见图10c的情况101中的细箭头)，可针对物理地址pa50至pa53中的每一个执行读取操作(参见图10c的情况101中的粗箭头)。
149.图10c的情况102示例性地示出，如参照图6和图10b所述，可通过将l2p段l2psg2和p2l表p2ltb1从存储介质200加载到存储器130(参见图10c的情况102中的细箭头)来迅速识别出顺序物理地址pa50至pa53，然后可针对顺序物理地址pa50至pa53执行并行读取操作(参见图10c的情况102中的粗箭头)。也就是说，根据实施例，可迅速处理随机读取请求，这样提高了读取性能。
150.图11是示出根据本公开的实施例的图1的写入单元110的操作方法的流程图。
151.参照图11，在步骤s101中，写入单元110可检查写入请求队列wrq中是否存在写入请求。当检查到写入请求队列wrq中不存在写入请求时，可重复步骤s101。也就是说，写入单元110可重复步骤s101，直到从主机装置提供写入请求并且该写入请求在写入请求队列wrq中排队。当检查到写入请求队列wrq中存在写入请求时，该进程可进行到步骤s102。
152.在步骤s102中，写入单元110可确定写入请求是否是随机写入请求。当写入请求被确定为不是随机写入请求时，即，当写入请求被确定为顺序写入请求时，进程可进行到步骤s103。当写入请求被确定为随机写入请求时，进程可进行到步骤s104。
153.在步骤s103中，写入单元110可将对应于写入请求的数据存储到开放顺序存储器区域mr0中。写入单元110可控制存储介质200以对开放顺序存储器区域mr0执行写入操作。
154.在步骤s104中，写入单元110可将对应于写入请求的数据存储到开放随机存储器区域mr1中。写入单元110可控制存储介质200以对开放随机存储器区域mr1执行写入操作。
155.在步骤s105中，写入单元110可将存储该数据的存储单元的p2l信息更新到该开放随机存储器区域mr1的p2l表p2ltb中，该p2l表p2ltb存储在存储器130中。更新后的p2l信息可包括被映射到存储单元的物理地址的逻辑地址，并且被映射的逻辑地址可以是该数据的逻辑地址。
156.在步骤s106中，写入单元110可将该数据的逻辑地址的l2p信息更新到存储器130中存储的l2p段l2psg中。l2p信息可包括被映射到数据的逻辑地址的物理地址，并且被映射的物理地址可以是存储该数据的存储单元的物理地址。当写入请求是顺序写入请求时，写入单元110可更新多个顺序逻辑地址的l2p信息。
157.图12是示出根据本公开的实施例的图1的读取单元120的操作方法的流程图。
158.参照图12，在步骤s201中，读取单元120可检查在读取请求队列rrq中是否存在读取请求。当检查到该读取请求队列rrq中不存在读取请求时，可重复步骤s201。也就是说，读取单元120可重复步骤s201，直到从主机装置提供读取请求并且该读取请求在读取请求队列rrq排队。当检查到读取请求队列rrq中存在读取请求时，该进程可进行到步骤s202。当读取请求队列rrq中存在多个读取请求时，目标读取请求可以是读取请求队列rrq中的多个读取请求之中排在读取请求队列rrq的头部的读取请求。
159.在步骤s202中，读取单元120可检查存储器130中是否存在包括目标读取请求的目标读取地址的l2p信息的l2p段l2psg。当检查到存储器130中存在该l2p段l2psg时，进程可进行到步骤s204。当检查到存储器130中不存在该l2p段l2psg时，进程可进行到步骤s203。
160.在步骤s203中，读取单元120可将l2p段l2psg从存储介质200加载到存储器130。所加载的l2p段l2psg可包括目标逻辑地址的l2p信息。目标逻辑地址的l2p信息可包括被映射到该目标逻辑地址的目标物理地址。
161.在步骤s204中，读取单元120可确定目标读取请求是否是随机读取请求。当该目标读取请求被确定为不是随机读取请求时，即，当该目标读取请求被确定为顺序读取请求时，进程可进行到步骤s211。当该目标读取请求被确定为随机读取请求时，进程可进行到步骤s205。
162.在步骤s205中，读取单元120可通过参考存储器130中存储的l2p段l2psg内的目标逻辑地址的l2p信息来确定目标存储器区域。目标存储器区域可以是包括存储了对应于目标逻辑地址的数据的存储单元的存储器区域。读取单元120可通过参考l2p段l2psg内的目标逻辑地址的l2p信息并且通过识别被映射到该目标逻辑地址的目标物理地址，确定包括该目标物理地址的存储单元的存储器区域作为目标存储器区域。
163.在步骤s206中，读取单元120可通过参考存储器130中存储的存储介质管理信息smi来确定目标存储器区域是否是随机存储器区域。当该目标存储器区域被确定为不是随机存储器区域时，即，当该目标存储器区域被确定为顺序存储器区域时，则前进到步骤s211。当该目标存储器区域被确定为随机存储器区域时，则前进到步骤s207。
164.在步骤s207中，读取单元120可检查存储器130中是否存在目标存储器区域的p2l表p2ltb。当检查到存储器130中存在该目标存储器区域的p2l表p2ltb时，进程可进行到步骤s209。当检查到存储器130中不存在该目标存储器区域的p2l表p2ltb时，进程可进行到步骤s208。
165.在步骤s208中，读取单元120可将该目标存储器区域的p2l表p2ltb从存储介质200加载到存储器130。
166.在步骤s209中，读取单元120可通过参考目标存储器区域的p2l表p2ltb来确定目标读取请求和在读取请求队列rrq中排队的一个或多个其它随机读取请求是否对应于目标存储器区域的顺序物理地址。具体地，读取单元120可识别被映射到目标存储器区域的p2l
表p2ltb内的与目标物理地址一起是顺序的一个或多个物理地址的一个或多个逻辑地址。然后，读取单元120可确定所识别的一个或多个逻辑地址是否和与在读取请求队列rrq中排队的一个或多个其它随机读取请求相对应的一个或多个逻辑地址相同。读取单元120可确定对应于一个或多个其它随机读取请求的逻辑地址是否分别被映射到目标存储器区域的顺序物理地址，即目标存储器区域的p2l表p2ltb内的与目标物理地址一起是顺序的一个或多个物理地址。当该目标读取请求和一个或多个其它随机读取请求被确定为对应于目标存储器区域的顺序物理地址时，进程可进行到步骤s210。
167.另一方面，当读取请求队列rrq中除了该目标读取请求之外不存在任何随机请求时，或者当该目标读取请求和一个或多个其它随机读取请求被确定为不对应于目标存储器区域的顺序物理地址时，进程可进行到步骤s211。根据实施例，当读取请求队列rrq中除了该目标读取请求之外不存在任何随机请求时，或者当该目标读取请求和一个或多个其它随机读取请求被确定为不对应于目标存储器区域的顺序物理地址时，读取单元120可待机预定量的时间，直到从主机装置接收到另一个随机读取请求。
168.在步骤s210中，读取单元120可控制存储介质200以响应于目标读取请求和一个或多个其它随机读取请求对目标存储器区域并行地执行读取操作。读取单元120可在步骤s209中控制存储介质200针对目标存储器区域的顺序物理地址并行地执行读取操作，该顺序物理地址通过目标存储器区域的p2l表p2ltb来识别。
169.在步骤s211中，读取单元120可控制存储介质200以响应于目标读取请求对目标存储器区域执行一个或多个读取操作。具体地，当进程从步骤s204进行到步骤s211(即，在步骤s204中为“否”的情况)时，读取单元120可通过参考l2p段l2psg来识别被映射到目标读取请求或顺序读取请求的目标逻辑地址的目标物理地址，并且可控制存储介质200以对目标物理地址执行读取操作。当进程从步骤s206或步骤s209进行到步骤s211(即，在步骤s206或s209中为“否”的情况)时，因为在参考l2p段l2psg确定目标存储器区域的步骤s205处识别了目标物理地址，所以读取单元120可控制存储介质200以对该目标物理地址执行读取操作。
170.在步骤s212中，读取单元120可向主机装置提供从存储介质200中读取的数据。
171.由于步骤s211而未能与目标读取请求一起并行处理并因此保留在读取请求队列rrq中的读取请求可根据上述图12的进程作为另一个目标读取请求来进行处理。
172.图13是示出根据本公开的实施例的图1的读取单元120的操作方法的示图。根据图13的实施例，读取单元120可执行高速缓存读取操作，从而提高读取性能。
173.存储介质200可进一步包括多个内部缓冲器，诸如例如在图13中所示的内部缓冲器bf。存储介质200中的每个非易失性存储器设备可包括一个或多个内部缓冲器。在被提供到控制器100之前，从存储单元读取的数据可被临时存储到与该存储单元包括在相同的非易失性存储器设备中的内部缓冲器中。内部缓冲器可以是页面缓冲器。
174.读取单元120可控制存储介质200以执行高速缓存读取操作。该高速缓存读取操作可以是将从存储单元读取到内部缓冲器中的数据保持(即，高速缓存)在内部缓冲器中而不向控制器100提供所读取的数据的操作。在控制器100的控制下，存储介质200可并行地执行高速缓存读取操作，这类似于并行的读取操作。例如，读取单元120可控制存储介质200以对单个存储器区域的顺序物理地址并行地执行高速缓存读取操作。
175.读取单元120可进一步控制存储介质200以执行高速缓存输出操作。高速缓存输出操作可以是向控制器100提供被高速缓存在内部缓冲器中的数据的操作。
176.图13所示的读取单元120的操作可包括步骤s76的高速缓存读取操作，而不是图6的步骤s38中的读取操作，从而提高读取性能。
177.参照图13，在步骤s71中，读取单元120可检查读取请求队列rrq中是否存在读取请求，并且可识别排在读取请求队列rrq的头部的目标读取请求rr10的目标逻辑地址la23。
178.在步骤s72中，读取单元120可从存储介质200向控制器100的存储器130加载包括该目标逻辑地址la23的l2p信息的l2p段l2psg2。当存储器130中已存在该l2p段l2psg2时，可省略步骤s72。
179.在步骤s73中，读取单元120可基于目标逻辑地址la23将目标读取请求rr10确定为随机读取请求。
180.在步骤s74中，读取单元120可通过参考l2p段l2psg2内的目标逻辑地址la23的l2p信息来确定目标存储器区域mr1。具体地，读取单元120可通过参考l2p段l2psg2内的目标逻辑地址la23的l2p信息来识别被映射到该目标逻辑地址la23的目标物理地址pa50，并且可将包括该目标物理地址pa50的存储单元的存储器区域确定为目标存储器区域mr1。
181.在步骤s75中，读取单元120可通过参考存储介质管理信息smi来将目标存储器区域mr1确定为随机存储器区域。
182.在步骤s76中，读取单元120可控制存储介质200以并行地执行针对目标物理地址pa50的读取操作和针对与目标物理地址pa50一起是顺序的物理地址pa51至pa53的高速缓存读取操作。物理地址pa51至pa53可以是，可以对目标存储器区域mr1与针对目标物理地址pa50的读取操作并行地执行高速缓存读取操作的最大数量的物理地址。从目标物理地址pa50的存储单元读取的数据可从存储介质200输出，并且可被提供到主机装置。另一方面，物理地址pa51至pa53的存储单元中存储的数据可通过高速缓存读取操作被高速缓存到内部缓冲器bf中。
183.在步骤s77中，读取单元120可将目标存储器区域mr1的p2l表p2ltb1从存储介质200加载到存储器130。当存储器130中已存在该p2l表p2ltb1时，可省略步骤s77。
184.在步骤s78中，读取单元120可通过参考目标存储器区域mr1的p2l表p2ltb1，将目标读取请求rr10以及在读取请求队列rrq中排队的一个或多个其它随机读取请求rr11和rr12确定为对应于该目标存储器区域mr1的顺序物理地址pa50至pa52(即，针对一个或多个其它随机读取请求rr11和rr12的高速缓存命中)。将目标读取请求rr10以及在读取请求队列rrq中排队的一个或多个其它随机读取请求rr11和rr12确定为对应于目标存储器区域mr1的顺序物理地址pa50至pa52的进程可类似于图6的步骤s37。
185.在步骤s79中，读取单元120可控制存储介质200以对被高速缓存在内部缓冲器bf中的数据之中对应于一个或多个其它随机读取请求rr11和rr12的数据执行高速缓存输出操作。也就是说，读取单元120可控制存储介质200以对被高速缓存在内部缓冲器bf中的数据之中对应于物理地址pa51和pa52的数据执行高速缓存输出操作。从存储介质200输出的数据可被直接提供到主机装置。
186.根据实施例，在步骤s79之后，读取单元120可待机预定量的时间，直到从主机装置接收到新的随机读取请求。当在预定量的时间内接收到新的随机读取请求时，读取单元120
可确定先前处理的读取请求rr10至rr12和新的随机读取请求是否对应于目标存储器区域mr1的顺序物理地址。
187.根据实施例，不同于图13的示例，当读取单元120在步骤s78中确定在读取请求队列rrq中除了目标读取请求rr10之外不存在任何随机读取请求时，读取单元120可待机预定量的时间，直到从主机装置接收到另一个随机读取请求。
188.根据实施例，不同于图13的示例，读取单元120在步骤s76中可控制存储介质200以并行地执行针对目标物理地址pa50和顺序物理地址pa51至pa53的高速缓存读取操作。顺序物理地址pa50至pa53的存储单元中存储的数据可通过高速缓存读取操作被高速缓存到内部缓冲器bf中。然后，读取单元120可控制存储介质200以对被高速缓存在内部缓冲器bf中的数据之中对应于目标物理地址pa50的数据执行高速缓存输出操作。
189.综上所述，当从存储单元向控制器100读出数据时，从存储单元向内部缓冲器bf读取数据所需的时间可能比从内部缓冲器bf向控制器100输出数据所需的时间长很多。因此，如果可预先针对与目标物理地址pa50一起顺序的物理地址pa51至pa53执行高速缓存读取操作，并且发生读取请求的高速缓存命中，则可迅速处理读取请求。在这种情况下，根据实施例，可参考目标存储器区域mr1的p2l表p2ltb1来有效地确定是否发生了高速缓存命中。例如，当不参考p2l表p2ltb1时，如参照图10a所述，应当检查l2p段l2psg5和l2psg6中的每一个。这种方法可能会使对是否发生高速缓存命中的确定延迟，这样是效率较低的。因此，根据实施例，可极大地提高读取性能。
190.图14a和图14b是示出根据本发明的实施例的图1的读取单元120的操作方法的流程图。
191.参照图14a，步骤s301至s306以及s314可与图12的步骤s201至s206以及s211相同，因此将省略对此的详细描述。
192.在步骤s307中，读取单元120可控制存储介质200以并行地执行对目标物理地址的读取操作和对与该目标物理地址一起是顺序的物理地址的高速缓存读取操作。
193.在步骤s308中，读取单元120可向主机装置提供从存储介质200读取的数据。
194.参照图14b，步骤s309和s310可与图12的步骤s207和s208相同，因此将省略对此的详细描述。
195.在步骤s311中，读取单元120可通过参考目标存储器区域的p2l表p2ltb，将目标读取请求和在读取请求队列rrq中排队的一个或多个其它随机读取请求确定为对应于目标存储器区域的顺序物理地址(即，针对一个或多个其它随机读取请求的高速缓存命中)。读取单元120可确定目标存储器区域的顺序物理地址，即目标存储器区域的p2l表p2ltb内的与目标物理地址一起顺序的一个或多个物理地址，是否分别被映射到对应于一个或多个其它随机读取请求的逻辑地址。当该目标读取请求和一个或多个其它随机读取请求被确定为对应于目标存储器区域的顺序物理地址时，进程可进行到步骤s312。
196.另一方面，当读取请求队列rrq中除了该目标读取请求之外不存在任何随机读取请求时，或者当该目标读取请求和一个或多个其它随机读取请求被确定为不对应于目标存储器区域的顺序物理地址时，进程可结束。根据实施例，当读取请求队列rrq中除了该目标读取请求之外不存在任何随读取机请求时，或者当该目标读取请求和一个或多个其它随机读取请求被确定为不对应于目标存储器区域的顺序物理地址时，读取单元120可待机预定
量的时间，直到从主机装置接收到另一个随机读取请求。
197.在步骤s312中，读取单元120可控制存储介质200以对被高速缓存在内部缓冲器中的数据之中对应于一个或多个其它随机读取请求的数据执行高速缓存输出操作。读取单元120可控制存储介质200以针对与目标物理地址一起是顺序的、并且在步骤s311中通过目标存储器区域的p2l表p2ltb确定了的一个或多个物理地址执行高速缓存输出操作。
198.在步骤s313中，读取单元120可向主机装置提供从存储介质200读取的数据。
199.根据实施例，可顺序地或并行地执行步骤s308和s309。
200.图15a和图15b是示出根据本发明的实施例的图1的读取单元120的操作方法的流程图。
201.参照图15a和图15b，步骤s401至s406以及s408至s414可与图14a和图14b的步骤s301至s306以及s308至s314相同，因此将省略对此的详细描述。
202.在步骤s407中，读取单元120可控制存储介质200并行地执行针对目标物理地址和与该目标物理地址一起顺序的物理地址的高速缓存读取操作，并且可控制存储介质200以针对该目标物理地址执行高速缓存输出操作。
203.图16是示出根据本发明的实施例的图1的控制器100处理随机取消映射请求的操作的示图。
204.当移除存储器系统10中存储的数据时，主机装置可向控制器100提供针对该数据的逻辑地址的取消映射请求。响应于取消映射请求，控制器100可使该逻辑地址的映射信息无效。稍后，控制器100可通过例如垃圾收集操作从存储介质200中完全移除与被无效的映射信息相对应的数据。
205.主机装置可以以文件为单位从存储器系统10中一次移除伪随机数据。如针对碎裂的伪随机数据的读取请求，可根据碎裂的伪随机数据存储在存储介质200中的顺序来顺序地提供针对碎裂的伪随机数据的取消映射请求。根据实施例，控制器100可以类似于如上所述处理读取请求的方式来处理取消映射请求，因此控制器100可迅速和有效地处理针对伪随机数据的取消映射请求，这样提高了存储器系统10的操作性能。
206.参照图16，控制器100可进一步包括单独的取消映射请求队列urq。该取消映射请求队列urq可被配置成存储取消映射请求。图16所示的操作可大体上类似于图6所示的操作。
207.在步骤s91中，控制器100可检查取消映射请求队列urq中是否存在取消映射请求，并且可识别与在取消映射请求队列urq中的取消映射请求之中排在取消映射请求队列urq的头部的目标取消映射请求ur1相对应的目标逻辑地址la23。
208.在步骤s92中，控制器100可从存储介质200向存储器130加载包括该目标逻辑地址la23的l2p信息的l2p段l2psg2。当存储器130中已存在该l2p段l2psg2时，可省略步骤s92。
209.在步骤s93中，控制器100可基于目标逻辑地址la23将目标取消映射请求ur1确定为随机取消映射请求。将目标取消映射请求确定为随机取消映射请求或顺序取消映射请求的标准可类似于将写入请求确定为随机写入请求或顺序写入请求的标准。
210.在步骤s94中，控制器100可通过参考l2p段l2psg2内的目标逻辑地址la23的l2p信息来确定目标存储器区域mr1。具体地，控制器100可通过参考l2p段l2psg2内的目标逻辑地址la23的l2p信息来识别被映射到该目标逻辑地址la23的目标物理地址pa50，并且可将包
括该目标物理地址pa50的存储单元的存储器区域确定为目标存储器区域mr1。
211.在步骤s95中，控制器100可通过参考存储介质管理信息smi来将目标存储器区域mr1确定为随机存储器区域。
212.在步骤s96中，控制器100可将目标存储器区域mr1的p2l表p2ltb1从存储介质200加载到存储器130。当存储器130中已存在该p2l表p2ltb1时，可省略步骤s96。
213.在步骤s97中，控制器100可通过参考目标存储器区域mr1的p2l表p2ltb1来确定目标取消映射请求ur1和在取消映射请求队列urq中排队的一个或多个其它随机取消映射请求ur2至ur4是否对应于该目标存储器区域mr1的顺序物理地址pa50至pa53。将目标取消映射请求ur1和在取消映射请求队列urq中排队的一个或多个其它随机取消映射请求ur2至ur4确定为对应于目标存储器区域mr1的顺序物理地址pa50至pa53的进程可类似于图6的步骤s37。
214.在步骤s98中，控制器100可使p2l表p2ltb1内与目标取消映射请求ur1和一个或多个其它随机取消映射请求ur2至ur4相对应的p2l信息无效。也就是说，控制器100可使与目标存储器区域mr1的顺序物理地址pa50至pa53相对应的p2l信息无效。例如，控制器100可通过重写虚拟值作为p2l信息或者向该p2l信息添加单独的取消映射标记来使该p2l信息无效。在以下附图中，将利用标记“x”指示被无效的映射信息。
215.因此，对于根据实施例的控制器100，不需要从存储介质200加载所有的l2p段l2psg2、l2psg5、l2psg6和l2psg0(参见图10a)，并且不需要为了处理取消映射请求ur1至ur4而使各个l2p段l2psg2、l2psg5、l2psg6和l2psg0内的逻辑地址la23、la40、la50和la7的l2p信息无效。根据实施例的控制器100可通过p2l表p2ltb1来迅速地处理取消映射请求ur1至ur4，这样提高了存储器系统10的操作性能。
216.图17是示出根据本发明的实施例的图1的控制器100处理随机取消映射请求的操作的示图。图17所示的操作可大体上类似于图7所示的操作。
217.参照图17，控制器100可通过参考目标存储器区域mr1的p2l表p2ltb1来确定目标取消映射请求ur5以及在取消映射请求队列urq中排队的一个或多个其它随机取消映射请求ur6和ur7不对应于该目标存储器区域mr1的顺序物理地址。
218.因此，控制器100可使l2p段l2psg2内的、目标取消映射请求ur5的目标逻辑地址la23的l2p信息无效。例如，控制器100可通过重写虚拟值作为l2p信息或者向该l2p信息添加单独的取消映射标记来使该l2p信息无效。
219.根据实施例，控制器100可使p2l表p2ltb1内的对应于目标物理地址pa50的p2l信息无效。也就是说，当p2l表p2ltb1已被加载到存储器130时，控制器100可通过所加载的p2l表p2ltb1处理目标取消映射请求ur5。
220.图18是示出根据本发明的实施例的图1的控制器100处理随机取消映射请求的操作的示图。图18示出控制器100接收针对顺序存储器区域mr0中存储的数据的随机取消映射请求ur8的情况。图18所示的操作可大体上类似于图8所示的操作。
221.参照图18，当目标存储器区域mr0被确定为顺序存储器区域时，控制器100可使l2p段l2psg1内的、目标取消映射请求ur8的目标逻辑地址la11的l2p信息无效。
222.图19是示出根据本发明的实施例的图1的控制器100处理顺序取消映射请求的操作的示图。
223.参照图19，当目标取消映射请求ur9被确定为顺序取消映射请求时，控制器100可使l2p段l2psg1内的、目标取消映射请求ur9的目标逻辑地址la10至la13的l2p信息无效。
224.图20是示出根据本发明的实施例的图1的控制器100的操作方法的流程图。
225.参照图20，除了所处理的不是读取请求而是取消映射请求以外，步骤s501至s509可与图12的步骤s201至s209相同，因此将省略对此的详细描述。
226.在步骤s510中，控制器100可在目标存储器区域的p2l表p2ltb内，使与目标取消映射请求和在取消映射请求队列urq中排队的一个或多个其它随机取消映射请求相对应的p2l信息无效。也就是说，当在步骤s509中将目标取消映射请求和一个或多个其它随机取消映射请求确定为对应于目标存储器区域的顺序物理地址时，控制器100可使目标存储器区域的p2l表p2ltb内对应于该顺序物理地址的p2l信息无效。
227.在步骤s511中，控制器100可使l2p段l2psg内对应于目标取消映射请求的l2p信息无效。也就是说，控制器100可使l2p段l2psg内的目标逻辑地址的l2p信息无效。
228.根据上述图20的进程，由于步骤s511而未能与目标取消映射请求一起处理并因此保留在取消映射请求队列urq中的取消映射请求可作为另一个目标取消映射请求来处理。
229.图21是示出根据本发明的实施例的包括固态驱动器(ssd)1200的数据处理系统1000的示图。参照图21，数据处理系统1000可包括主机装置1100和ssd 1200。ssd 1200可以是图1所示的存储器系统的实施例。
230.ssd 1200可包括控制器1210、缓冲存储器装置1220、多个非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
231.控制器1210可控制ssd 1200的一般操作。控制器1210可包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ecc)单元1214和存储器接口单元1215。
232.主机接口单元1211可通过信号连接器1250与主机装置1100交换信号sgl。信号sgl可包括命令、地址、数据等。主机接口单元1211可根据主机装置1100的协议来接口连接主机装置1100和ssd 1200。例如，主机接口单元1211可通过诸如以下的标准接口协议的任意一种与主机装置1100通信：安全数字、通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、个人计算机存储卡国际协会(pcmcia)、并行高级技术附件(pata)、串行高级技术附件(sata)、小型计算机系统接口(scsi)、串列scsi(sas)、外围组件互连(pci)、高速pci(pci-e)和通用闪存(ufs)。
233.控制单元1212可分析和处理从主机装置1100接收的信号sgl。控制单元1212可根据用于驱动ssd 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可用作用于驱动这种固件或软件的工作存储器。
234.控制单元1212可包括图1所示的写入单元110和读取单元120。随机存取存储器1213可被实现为图1所示的存储器130。
235.ecc单元1214可生成待被传输到非易失性存储器装置1231至123n中的至少一个的数据的奇偶校验数据。所生成的奇偶校验数据可与数据一起存储在非易失性存储器装置1231至123n中。ecc单元1214可基于奇偶校验数据来检测从非易失性存储器装置1231至123n中的至少一个读取的数据的错误。如果检测到的错误处于可校正范围内，则ecc单元1214可校正检测到的错误。
236.存储器接口单元1215可根据控制单元1212的控制将诸如命令和地址的控制信号
提供到非易失性存储器装置1231至123n中的至少一个。此外，存储器接口单元1215可根据控制单元1212的控制与非易失性存储器装置1231至123n中的至少一个交换数据。例如，存储器接口单元1215可将缓冲存储器装置1220中存储的数据提供到非易失性存储器装置1231至123n中的至少一个，或者将从非易失性存储器装置1231至123n中的至少一个读取的数据提供到缓冲存储器装置1220。
237.缓冲存储器装置1220可临时存储待存储在非易失性存储器装置1231至123n中的至少一个中的数据。进一步地，缓冲存储器装置1220可临时存储从非易失性存储器装置1231至123n中的至少一个读取的数据。临时存储在缓冲存储器装置1220中的数据可根据控制器1210的控制而被传输到主机装置1100或非易失性存储器装置1231至123n中的至少一个。缓冲存储器装置1220可被实现为图1所示的存储器130。
238.非易失性存储器装置1231至123n可用作ssd 1200的存储介质。非易失性存储器装置1231至123n可分别通过多个通道ch1至chn与控制器1210联接。一个或多个非易失性存储器装置可联接到一个通道。联接到每个通道的非易失性存储器装置可联接到相同的信号总线和数据总线。
239.电源1240可将通过电源连接器1260输入的电力pwr提供到ssd1200的内部。电源1240可包括辅助电源1241。当发生突然断电时，辅助电源1241可供应电力以使ssd 1200正常地终止。辅助电源1241可包括大容量电容器。
240.信号连接器1250可根据主机装置1100与ssd 1200之间的接口连接方案(interface scheme)而通过各种类型的连接器配置。
241.电源连接器1260可根据主机装置1100的电力供应方案而通过各种类型的连接器配置。
242.图22是示出根据本发明的实施例的包括存储器系统2200的数据处理系统2000的示图。参照图22，数据处理系统2000可包括主机装置2100和存储器系统2200。
243.主机装置2100可以诸如印刷电路板的板形式来配置。尽管未示出，但主机装置2100可包括用于执行主机装置的功能的内部功能块。
244.主机装置2100可包括诸如插座、插槽或连接器的连接端子2110。存储器系统2200可被安装到连接端子2110。
245.存储器系统2200可以诸如印刷电路板的板形式来配置。存储器系统2200可被称为存储器模块或存储卡。存储器系统2200可包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(pmic)2240和连接端子2250。
246.控制器2210可控制存储器系统2200的一般操作。控制器2210可以与图21所示的控制器1210相同的方式来配置。
247.缓冲存储器装置2220可临时存储待存储在非易失性存储器装置2231和2232中的数据。此外，缓冲存储器装置2220可临时存储从非易失性存储器装置2231和2232读取的数据。临时存储在缓冲存储器装置2220中的数据可根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231和2232。
248.非易失性存储器装置2231和2232可用作存储器系统2200的存储介质。
249.pmic 2240可将通过连接端子2250输入的电力提供到存储器系统2200的内部。pmic 2240可根据控制器2210的控制来管理存储器系统2200的电力。
250.连接端子2250可联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号以及电力可在主机装置2100与存储器系统2200之间传送。连接端子2250可根据主机装置2100与存储器系统2200之间的接口连接方案而被配置成各种类型。连接端子2250可被设置在存储器系统2200的任意一侧上。
251.图23是示出根据本发明的实施例的包括存储器系统3200的数据处理系统3000的示图。参照图23，数据处理系统3000可包括主机装置3100和存储器系统3200。
252.主机装置3100可以诸如印刷电路板的板形式来配置。尽管未示出，但主机装置3100可包括用于执行主机装置的功能的内部功能块。
253.存储器系统3200可以表面安装型封装的形式来配置。存储器系统3200可通过焊球3250安装到主机装置3100。存储器系统3200可包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
254.控制器3210可控制存储器系统3200的一般操作。控制器3210可以与图21所示的控制器1210相同的方式来配置。
255.缓冲存储器装置3220可临时存储待存储在非易失性存储器装置3230中的数据。此外，缓冲存储器装置3220可临时存储从非易失性存储器装置3230读取的数据。根据控制器3210的控制，临时存储在缓冲存储器装置3220中的数据可被传输到主机装置3100或非易失性存储器装置3230。
256.非易失性存储器装置3230可用作存储器系统3200的存储介质。
257.图24是示出根据本发明的实施例的包括存储器系统4200的网络系统4000的框图。参照图24，网络系统4000可包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
258.服务器系统4300可响应于来自多个客户端系统4410至4430的请求来服务数据。例如，服务器系统4300可存储从多个客户端系统4410至4430提供的数据。再例如，服务器系统4300可将数据提供到多个客户端系统4410至4430。
259.服务器系统4300可包括主机装置4100和存储器系统4200。存储器系统4200可由图1所示的存储器系统10、图21所示的ssd 1200、图22所示的存储器系统2200或图23所示的存储器系统3200来配置。
260.图25是示出根据本发明的实施例的存储器系统中包括的非易失性存储器装置300的框图。参照图25，非易失性存储器装置300可包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压生成器350和控制逻辑360。
261.存储器单元阵列310可包括布置在字线wl1至wlm和位线bl1至bln彼此相交的区域处的存储器单元mc。
262.行解码器320可通过字线wl1至wlm与存储器单元阵列310联接。行解码器320可根据控制逻辑360的控制来操作。行解码器320可对从外部装置(未示出)提供的地址进行解码。行解码器320可基于解码结果来选择和驱动字线wl1至wlm。例如，行解码器320可将从电压生成器350提供的字线电压提供到字线wl1至wlm。
263.数据读取/写入块330可通过位线bl1至bln与存储器单元阵列310联接。数据读取/写入块330可包括分别对应于位线bl1至bln的读取/写入电路rw1至rwn。数据读取/写入块330可根据控制逻辑360的控制来操作。数据读取/写入块330可根据操作模式作为写入驱动
器或读出放大器来操作。例如，在写入操作中，数据读取/写入块330可作为将从外部装置提供的数据存储在存储器单元阵列310中的写入驱动器来操作。又例如，在读取操作中，数据读取/写入块330可作为从存储器单元阵列310读出数据的读出放大器来操作。
264.列解码器340可根据控制逻辑360的控制来操作。列解码器340可对从外部装置提供的地址进行解码。列解码器340可基于解码结果来将分别对应于位线bl1至bln的、数据读取/写入块330的读取/写入电路rw1至rwn与数据输入/输出线或数据输入/输出缓冲器联接。
265.电压生成器350可生成将用于非易失性存储器装置300的内部操作的电压。通过电压生成器350生成的电压可被施加到存储器单元阵列310的存储器单元。例如，在编程操作中生成的编程电压可被施加到待执行编程操作的存储器单元的字线。再例如，在擦除操作中生成的擦除电压可被施加到待执行擦除操作的存储器单元的阱区。又例如，在读取操作中生成的读取电压可被施加到待执行读取操作的存储器单元的字线。
266.控制逻辑360可基于从外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如，控制逻辑360可控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取操作、写入操作和擦除操作。
267.尽管上面已经描述了特定实施例，但是本领域技术人员将理解的是，所描述的实施例仅作为示例。因此，该存储器系统不应基于所描述的实施例而受到限制。而是，应仅根据结合上面的说明以及附图的所附权利要求书来限制本文描述的存储器系统。

技术特征：
1.一种存储器系统，包括：存储介质，包括多个存储器区域；以及控制器：将与写入请求相对应的数据存储到所述存储器区域之中的随机属性的存储器区域或顺序属性的存储器区域中，并且更新与所存储的数据相对应的逻辑到物理信息即l2p信息，以及当将所述数据存储到所述随机属性的存储器区域中时，更新所述随机属性的存储器区域的物理到逻辑表即p2l表内与所存储的数据相对应的物理到逻辑信息即p2l信息。2.根据权利要求1所述的存储器系统，其中所述控制器进一步：当确定目标随机读取请求的目标存储器区域具有所述随机属性时，参考所述目标存储器区域的p2l表，以及根据参考所述目标存储器区域的p2l表的结果，控制所述存储介质以响应于所述目标随机读取请求和一个或多个其它随机读取请求对所述目标存储器区域并行地执行读取操作。3.根据权利要求2所述的存储器系统，其中在参考所述目标存储器区域的p2l表而将所述目标随机读取请求和所述一个或多个其它随机读取请求确定为与所述目标存储器区域的顺序物理地址相对应时，所述控制器控制所述存储介质以并行地执行所述读取操作。4.根据权利要求2所述的存储器系统，其中所述控制器进一步管理存储介质管理信息，所述存储介质管理信息指示所述多个存储器区域中的每一个是否具有所述随机属性或所述顺序属性，并且其中，在参考所述p2l表之前，所述控制器进一步参考与所述目标随机读取请求相对应的目标逻辑地址的l2p信息以确定所述目标存储器区域，并且参考所述存储介质管理信息以确定所述目标存储器区域是否具有所述随机属性或所述顺序属性。5.根据权利要求1所述的存储器系统，其中，在目标随机读取请求的目标存储器区域被确定为具有所述顺序属性时，所述控制器进一步控制所述存储介质以仅执行与所述目标随机读取请求相对应的读取操作。6.根据权利要求1所述的存储器系统，其中所述控制器在所述写入请求被确定为随机写入请求时，将所述数据存储到所述随机属性的存储器区域中，并且在所述写入请求被确定为顺序写入请求时，将所述数据存储到所述顺序属性的存储器区域中。7.根据权利要求1所述的存储器系统，其中，在目标随机读取请求的目标存储器区域被确定为具有所述随机属性时，所述控制器进一步控制所述存储介质以并行地执行针对与所述目标随机读取请求相对应的目标物理地址的读取操作以及针对所述目标存储器区域内的与所述目标物理地址一起是顺序的一个或多个物理地址的高速缓存读取操作。8.根据权利要求7所述的存储器系统，其中，在控制所述高速缓存读取操作之后，所述控制器进一步：在参考所述目标存储器区域的p2l表而将与一个或多个其它随机请求相对应的一个或多个逻辑地址确定为分别被映射到所述一个或多个物理地址时，控制所述存储介质以针对所述一个或多个物理地址执行高速缓存输出操作。9.根据权利要求1所述的存储器系统，其中在目标随机读取请求的目标存储器区域被确定为具有所述随机属性时，所述控制器进一步控制所述存储介质：
针对与所述目标随机读取请求相对应的目标物理地址和所述目标存储器区域内的与所述目标物理地址一起是顺序的一个或多个物理地址，并行地执行高速缓存读取操作，以及针对所述目标物理地址执行高速缓存输出操作。10.根据权利要求9所述的存储器系统，其中，在控制所述高速缓存读取操作之后，所述控制器进一步：在参考所述目标存储器区域的p2l表而将与一个或多个其它随机请求相对应的一个或多个逻辑地址确定为分别被映射到所述一个或多个物理地址时，控制所述存储介质以针对所述一个或多个物理地址执行高速缓存输出操作。11.根据权利要求1所述的存储器系统，其中所述控制器进一步：当确定目标随机取消映射请求的目标存储器区域具有所述随机属性时，参考所述目标存储器区域的p2l表，以及根据参考所述目标存储器区域的p2l表的结果，响应于所述目标取消映射读取请求和一个或多个其它随机取消映射请求，使所述目标存储器区域的p2l表内的与所述目标随机取消映射请求和所述一个或多个其它随机取消映射请求相对应的p2l信息无效。12.根据权利要求11所述的存储器系统，其中在参考所述目标存储器区域的p2l表，将所述目标随机取消映射请求和所述一个或多个其它随机取消映射请求确定为与所述目标存储器区域的顺序物理地址相对应时，所述控制器使所述p2l信息无效。13.根据权利要求11所述的存储器系统，其中，在所述目标存储器区域被确定为具有所述顺序属性时，所述控制器进一步使与所述目标随机取消映射请求相对应的目标逻辑地址的l2p信息无效。14.一种存储器系统，包括：存储介质，包括多个存储器区域；以及控制器，参考随机属性的目标存储器区域的物理到逻辑表即p2l表以确定目标读取请求和一个或多个其它随机读取请求是否与所述目标存储器区域的顺序物理地址相对应，并且根据所述确定的结果，控制所述存储介质以响应于所述目标读取请求和所述一个或多个其它随机读取请求对所述目标存储器区域并行地执行读取操作。15.根据权利要求14所述的存储器系统，其中所述控制器进一步：将与所述目标读取请求相对应的目标物理地址和在所述p2l表内与所述目标物理地址一起是顺序的一个或多个物理地址确定为所述顺序物理地址，以及在确定所述目标读取请求和所述一个或多个其它随机读取请求是否与所述顺序物理地址相对应期间，识别被映射到所述顺序物理地址的一个或多个逻辑地址，并且其中，在所识别的一个或多个逻辑地址被确定为与所述一个或多个其它随机读取请求的逻辑地址相同时，所述控制器控制所述存储介质以并行地执行所述读取操作。16.根据权利要求14所述的存储器系统，其中所述控制器进一步管理存储介质管理信息，所述存储介质管理信息指示所述多个存储器区域中的每一个是否具有所述随机属性或顺序属性，并且其中，在参考所述p2l表之前，所述控制器进一步参考与所述目标读取请求相对应的目标逻辑地址的逻辑到物理信息即l2p信息以确定所述目标存储器区域，并且参考所述存储
介质管理信息以确定所述目标存储器区域是否具有所述随机属性或所述顺序属性。17.根据权利要求16所述的存储器系统，其中，在所述目标存储器区域被确定为具有所述顺序属性时，所述控制器进一步控制所述存储介质以仅执行与所述目标读取请求相对应的读取操作，而不参考所述p2l表。18.根据权利要求14所述的存储器系统，其中所述控制器进一步在写入请求被确定为随机写入请求时，将与所述写入请求相对应的数据存储到所述随机属性的存储器区域中，并且在所述写入请求被确定为顺序写入请求时，将所述数据存储到顺序属性的存储器区域中。19.一种控制器的操作方法，所述操作方法包括：通过参考超级块的物理到逻辑信息即p2l信息，将与所述超级块中存储的数据条相对应的顺序物理地址确定为被分别映射到与针对所述数据条的所排队的随机读取请求相对应的逻辑地址；并且响应于所述随机读取请求，控制存储器装置以并行方式执行读取所述数据条中的每一个的操作。20.根据权利要求19所述的操作方法，其中确定所述顺序物理地址包括将在所述p2l信息内与目标物理地址一起是顺序的一个或多个物理地址识别为所述顺序物理地址，并且其中识别所述物理地址包括通过参考与所述随机读取请求之中的目标随机读取请求相对应的目标逻辑地址的逻辑到物理信息即l2p信息来识别所述目标物理地址。

技术总结
本申请涉及一种存储器系统，该存储器系统包括存储介质和控制器。存储介质包括多个存储器区域。控制器将与写入请求相对应的数据存储到存储器区域之中的随机属性的存储器区域或顺序属性的存储器区域中，并且更新与所存储的数据相对应的逻辑到物理(L2P)信息，并且当将数据存储到随机属性的存储器区域中时，更新随机属性的存储器区域的P2L表内与所存储的数据相对应的物理到逻辑(P2L)信息。相对应的物理到逻辑(P2L)信息。相对应的物理到逻辑(P2L)信息。


技术研发人员：姜寭美
受保护的技术使用者：爱思开海力士有限公司
技术研发日：2021.06.08
技术公布日：2022/5/25