显示设备和制造其的方法与流程

显示设备和制造其的方法
1.相关申请的交叉引用
2.本技术要求于2020年5月29日在韩国知识产权局提交的韩国专利申请号10-2020-0065185的优先权和权益，其全部内容通过引用并入本文。
技术领域
3.本公开涉及具有提高的装置特性的显示设备和制造其的方法。


背景技术：

4.显示设备可包括显示元件和用于控制施加至显示元件的电信号的驱动电路。驱动电路可包括薄膜晶体管、存储电容器和线。
5.为了精确控制显示元件的发光和发光强度，已经增加了电连接至一个显示元件的薄膜晶体管的数量。相应地，已经积极地进行了研究，以发现关于显示设备的高集成度和低功耗的解决方案。


技术实现要素：

6.本公开的实施方式提供了显示设备，所述显示设备由包括硅半导体的薄膜晶体管和包括氧化物半导体的薄膜晶体管驱动，以降低显示设备的功耗并且确保显示设备的高集成度。
7.然而，本公开的范围不限于此。
8.另外的方面将部分在如下的描述中陈述，并且部分将从描述中是显而易见的，或可通过本公开的实施方式的实践而了解到。
9.根据方面，显示设备可包括基板，所述基板包括显示区和邻近显示区的非显示区；第一薄膜晶体管，所述第一薄膜晶体管设置在基板上并且包括包含氧化物半导体材料的第一半导体层；和第二薄膜晶体管，所述第二薄膜晶体管设置在基板上并且包括包含硅半导体材料的第二半导体层，其中可通过等离子体处理增加第一半导体层的表面粗糙度。
10.在实施方式中，第一半导体层的表面粗糙度可在约2nm至约30nm的范围内。
11.在实施方式中，第一半导体层可包括选自由下述组成的组中的至少一种材料的氧化物：铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)、铝(al)、铯(cs)、铈(ce)和锌(zn)。
12.在实施方式中，可通过等离子体处理在第一半导体层的表面上形成突出部分，并且突出部分的铟(in)含量可大于突出部分的镓(ga)含量或突出部分的锌(zn)含量。
13.在实施方式中，突出部分的铟(in)含量可大于第一半导体层的主体部分的铟(in)含量。
14.在实施方式中，第一薄膜晶体管可包括栅电极，所述栅电极与第一半导体层重叠，并且可包括绝缘层，所述绝缘层设置在第一半导体层和栅电极之间。
15.在实施方式中，绝缘层可与第一半导体层重叠。
16.在实施方式中，第一半导体层和第二半导体层可设置在不同的层上。
17.在实施方式中，显示设备可进一步包括下金属层，所述下金属层设置在基板和第一半导体层之间以与第一半导体层重叠。
18.根据另一方面，制造显示设备的方法可包括在基板上形成包括氧化物半导体材料的第一半导体层，增加第一半导体层的表面粗糙度，在第一半导体层上形成绝缘层，在绝缘层上形成金属层，以及将金属层图案化以形成栅电极。
19.在实施方式中，方法可进一步包括在基板上形成包括氧化物半导体材料的第一半导体层之前，在基板上形成包括硅半导体材料的第二半导体层。
20.在实施方式中，方法可进一步包括在基板上形成包括氧化物半导体材料的第一半导体层之前，形成布置为与第一半导体层重叠的下金属层。
21.在实施方式中，第一半导体层和第二半导体层可形成在不同的层上。
22.在实施方式中，增加第一半导体层的表面粗糙度可包括在第一半导体层的表面上进行等离子体处理，以在第一半导体层的表面上形成突出部分。
23.在实施方式中，第一半导体层的表面粗糙度可在约2nm至约30nm的范围内。
24.在实施方式中，将金属层图案化以形成栅电极可包括使杂质扩散至第一半导体层中，以形成漏区域和源区域。
25.在实施方式中，第一半导体层可包括选自由下述组成的组中的至少一种材料的氧化物：铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)、铝(al)、铯(cs)、铈(ce)和锌(zn)。
26.在实施方式中，突出部分的铟(in)含量可大于突出部分的镓(ga)含量或突出部分的锌(zn)含量。
27.在实施方式中，突出部分的铟(in)含量可大于第一半导体层的主体部分的铟(in)含量。
28.在实施方式中，绝缘层可与第一半导体层重叠。
29.从下述详细的描述、权利要求和附图中，与上述的方面、特征和优点不同的方面、特征和优点将变得显而易见，以实施实施方式。
附图说明
30.结合所附附图，本公开的实施方式的上面的和其他方面、特征和优点将从下述描述中更显而易见，其中：
31.图1为阐释根据实施方式的显示设备的示意性透视图；
32.图2为阐释根据实施方式的显示设备的示意性平面图；
33.图3为可包括在根据实施方式的显示设备中的像素的等效电路的示意图；
34.图4为阐释根据实施方式的显示设备的示意性横截面图；
35.图5为阐释根据实施方式的显示设备的示意性横截面图；
36.图6为阐释对根据实施方式的第一半导体层的透射电子显微镜(tem)分析的结果的图像；
37.图7为阐释根据实施方式的第一半导体层的每个区的组成比例的表；并且
38.图8至图13为阐释制造根据实施方式的显示设备的方法的示意性横截面图。
具体实施方式
39.本公开可具有各种修改和示例，并且具体的实施方式将在附图中阐释和详细地解释。通过参考实施方式和所附附图的下述详细描述，可更容易地理解本公开的效果和特征以及实现本公开的效果和特征的方法。然而，本公开不限于下面描述的实施方式，而是可以以各种形式实施。
40.在实施方式中，术语比如“第一”和“第二”用于将一个组件与其他组件区分开，但是组件不限于这些术语。这些术语仅用于区分一个元件和另一个元件。
41.在实施方式中，除非另外清楚地使用，否则单数的表述包括复数含义。
42.在实施方式中，本文使用的术语比如“包括(comprises)”、“包括(comprising)”、“包含(includes)”、“包含(including)”、“具有(have)”、“具有(having)”、“含有(contains)”和/或“含有(containing)”指定存在叙述的特征或元件，但是不排除存在或添加一个或多个其他特征或元件。
43.在实施方式中，当元件比如膜、区或组件被称为“在”另一元件“上”或“上面”时，其可直接在另一元件上或之上，或也可存在中间元件。
44.为了方便描述，可放大或减小附图中组件的尺寸。例如，为了便于描述，任意显示了附图中显示的每个组件的尺寸和厚度，并且因此本公开不必限于附图中阐释的尺寸和厚度。
45.在说明书中，短语“a和/或b”可理解为意思是“a、b或a和b”。术语“和”和“或”可以以连接意义或分隔意义使用，并且可理解为等同于“和/或”。遍及本公开，表述“a、b和c中的至少一个”可指示仅a、仅b、仅c、a和b二者、a和c二者、b和c二者、所有的a、b和c，或其变体。
46.在实施方式中，“线在第一方向或第二方向上延伸”不仅意思是线以直线形状延伸，而且意思是线沿着第一方向或第二方向以之字形或曲线延伸。
47.当可不同地实施实施方式时，可与描述的顺序不同地进行具体的工艺顺序。例如，两个连续描述的工艺可基本上同时进行或以与描述的顺序相反的顺序进行。
48.在实施方式中，短语“在平面图中”意思是从顶部观察目标部分，并且短语“在截面图中”意思是从侧面观察通过垂直切割目标部分而形成的横截面。在下述实施方式中，当元件“与”另一元件“重叠”时，元件“在平面图中”或“在横截面图中”与另一元件重叠。
49.考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的局限性)，如本文使用的术语“约”或“大约”包括叙述值，并且意思是在由本领域普通技术人员确定的特定值的可接受的偏差范围内。例如，“约”可意思是在一个或多个标准偏差内，或在叙述值的
±
20％、
±
10％或
±
5％内。
50.除非本文另外限定或暗示，否则使用的所有术语(包括技术和科学术语)具有与本公开所属领域的技术人员通常理解的相同含义。将进一步理解，术语比如在常用词典中限定的术语，应解释为具有与它们在相关领域的上下文中的含义一致的含义，并且不应以理想的或过于正式的意义来解释，除非在说明书中清楚地限定。
51.下文，将参考所附附图详细地描述本公开的实施方式，并且相同或相应的组件将由相同的附图标记表示。
52.图1为阐释根据实施方式的显示设备的示意性透视图。
53.参考图1，显示设备1可包括显示区da和邻近显示区da的非显示区nda。非显示区
nda可围绕显示区da。显示设备1可使用从布置在显示区da中的像素p发射的光来提供图像，并且非显示区nda可为其上不显示任何图像的区。
54.下文，将描述有机发光显示器作为根据实施方式的显示设备1的示例，但是本公开的显示设备不限于此。在实施方式中，显示设备1可为无机发光显示器、无机电致发光显示器或比如量子点发光显示器的显示设备。例如，提供在显示设备1中的显示元件的发射层可包括有机材料、无机材料、量子点、有机材料和量子点，或无机材料和量子点。
55.尽管图1阐释了具有平坦的显示表面的显示设备1，但是本公开不限于此。在实施方式中，显示设备1可包括立体的显示表面或弯曲的显示表面。
56.如果显示设备1包括立体的显示表面，则显示设备1可包括指示不同方向的显示区，例如，多边柱形显示表面。在实施方式中，如果显示设备1包括弯曲的显示表面，则显示设备1可以以各种形式实施，比如柔性显示设备、可折叠的显示设备和可卷曲的显示设备。
57.图1阐释了适用于移动电话终端的显示设备1。尽管未在附图中显示，但是安装在主板上的电子模块、照相机模块和电源模块等可与显示设备1一起布置在支架或壳体中，从而构成移动电话终端。尤其，根据本公开的显示设备1可应用于大型电子装置，比如电视和监测器，以及小型电子装置或中型电子装置，比如平板电脑、车辆导航系统、游戏控制台和智能手表。
58.尽管图1阐释了具有四边形形状的显示设备1的显示区da，但是显示区da的形状可为圆形、椭圆形或多边形形状，比如三角形或五边形。
59.显示设备1可包括布置在显示区da中的像素p。每个像素p可包括有机发光二极管oled(见图3)。每个像素p可通过有机发光二极管oled(见图3)发射，例如，红光、绿光、蓝光或白光。如上述，说明书中的像素p可理解为发射红色、绿色、蓝色和白色中的任何一种的光的像素。
60.图2为阐释根据实施方式的显示设备的示意性平面图。
61.参考图2，显示设备1可包括布置在显示区da中的像素p。每个像素p可包括显示元件，比如有机发光二极管oled(见图3)。每个像素p可通过有机发光二极管oled(见图3)发射，例如，红光、绿光、蓝光或白光。如上述，说明书中的像素p可理解为发射红色、绿色、蓝色和白色中的任何一种的光的像素。
62.每个像素p可电连接至布置在非显示区nda中的外周电路。第一扫描驱动电路110、第一发射驱动电路115、第二扫描驱动电路120、端子140、数据驱动电路150、第一电源线160和第二电源线170可布置在非显示区nda中。
63.第一扫描驱动电路110可通过扫描线sl为每个像素p供应扫描信号。第一发射驱动电路115可通过发射控制线el为每个像素p供应发射控制信号。第二扫描驱动电路120可与第一扫描驱动电路110平行布置，显示区da在第二扫描驱动电路120和第一扫描驱动电路110之间。布置在显示区da中的一些像素p可电连接至第一扫描驱动电路110，并且其余的可电连接至第二扫描驱动电路120。在实施方式中，可省略第二扫描驱动电路120。
64.第一发射驱动电路115可在x方向上与第一扫描驱动电路110间隔开，并且可布置在非显示区nda中。第一发射驱动电路115和第一扫描驱动电路110可在y方向上交替布置。
65.端子140可布置在基板100的一侧处。端子140可为暴露的，而不被绝缘层覆盖，并且可电连接至印刷电路板pcb。印刷电路板pcb的端口pcb-p可电连接至显示设备1的端子
140。印刷电路板pcb可将控制器(未显示)的信号或功率传输至显示设备1。控制器中产生的控制信号可通过印刷电路板pcb分别传输至第一扫描驱动电路110、第一发射驱动电路115和第二扫描驱动电路120。控制器可分别通过第一连接线161和第二连接线171为第一电源线160和第二电源线170供应第一电源电压elvdd(见图3)和第二电源电压elvss(见图3)。第一电源电压elvdd(见图3)可通过连接至第一电源线160的驱动电压线pl供应至像素p，并且第二电源电压elvss(见图3)可供应至连接至第二电源线170的像素p的相对电极。
66.数据驱动电路150可电连接至数据线dl。数据驱动电路150的数据信号可通过连接至端子140的连接线151和连接至连接线151的数据线dl供应至每个像素p。
67.尽管图2阐释了布置在印刷电路板pcb上的数据驱动电路150，但是在实施方式中，数据驱动电路150可布置在基板100上。例如，数据驱动电路150可布置在端子140和第一电源线160之间。
68.第一电源线160可包括彼此平行的在x方向上延伸的第一子线162和第二子线163，显示区da在第一子线162和第二子线163之间。第二电源线170可以以具有一个开放侧的环的形式部分围绕显示区da。
69.图3为可包括在根据实施方式的显示设备中的像素的等效电路的示意图。
70.参考图3，每个像素p可包括像素电路pc和电连接至像素电路pc的有机发光二极管oled。
71.在实施方式中，像素电路pc可包括薄膜晶体管t1至t7和存储电容器cst。薄膜晶体管t1至t7和存储电容器cst可连接至信号线sl1、sl2、slp、sln、el和dl、初始化电压线vil和驱动电压线pl。在一些实施方式中，信号线sl1、sl2、slp、sln、el、dl、初始化电压线vil和驱动电压线pl中的至少一条，例如，初始化电压线vil和/或驱动电压线pl，可由相邻的像素p共享。
72.薄膜晶体管t1至t7可包括驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7。
73.薄膜晶体管t1至t7中的一些可为n-沟道mosfet(nmos)，并且其余的可为p-沟道mosfet(pmos)。
74.例如，薄膜晶体管t1至t7的补偿薄膜晶体管t3和第一初始化薄膜晶体管t4可为n-沟道mosfet(nmos)，并且其余的可为p-沟道mosfet(pmos)。
75.在实施方式中，薄膜晶体管t1至t7的补偿薄膜晶体管t3、第一初始化薄膜晶体管t4和第二初始化薄膜晶体管t7可为n-沟道mosfet(nmos)，并且其余的可为p-沟道mosfet(pmos)。在另一实施方式中，薄膜晶体管t1至t7的仅一个可为nmos，并且其余的可为pmos。在仍另一实施方式中，所有的薄膜晶体管t1至t7可为nmos。
76.信号线sl1、sl2、slp、sln、el和dl可包括用于传输第一扫描信号sn’的第一扫描线sl1、用于传输第二扫描信号sn”的第二扫描线sl2、用于将前一扫描信号sn-1传输至第一初始化薄膜晶体管t4的前一扫描线slp、用于将发射控制信号en传输至操作控制薄膜晶体管t5和发射控制薄膜晶体管t6的发射控制线el、用于将下一扫描信号sn 1传输至第二初始化薄膜晶体管t7的下一扫描线sln，以及与第一扫描线sl1相交并且用于传输数据信号dm的数据线dl。
77.驱动电压线pl可将第一电源电压elvdd传输至驱动薄膜晶体管t1，并且初始化电压线vil可传输初始化电压vint，以使驱动薄膜晶体管t1和像素电极初始化。
78.驱动薄膜晶体管t1的驱动栅电极连接至存储电容器cst的第一电极ce1，驱动薄膜晶体管t1的驱动源区域经操作控制薄膜晶体管t5连接至驱动电压线pl，并且驱动薄膜晶体管t1的驱动漏区域经发射控制薄膜晶体管t6电连接至有机发光二极管oled的像素电极。驱动薄膜晶体管t1可根据开关薄膜晶体管t2的开关操作接收数据信号dm，并且可为有机发光二极管oled供应驱动电流i
oled
。
79.开关薄膜晶体管t2的开关栅电极连接至第一扫描线sl1，开关薄膜晶体管t2的开关源区域连接至数据线dl，并且开关薄膜晶体管t2的开关漏区域连接至驱动薄膜晶体管t1的驱动源区域并且经操作控制薄膜晶体管t5连接至驱动电压线pl。开关薄膜晶体管t2根据通过第一扫描线sl1接收的第一扫描信号sn’导通并且进行将通过数据线dl传输的数据信号dm传输至驱动薄膜晶体管t1的驱动源区域的开关操作。
80.补偿薄膜晶体管t3的补偿栅电极连接至第二扫描线sl2。补偿薄膜晶体管t3的补偿漏区域连接至驱动薄膜晶体管t1的驱动漏区域，并且经发射控制薄膜晶体管t6连接至有机发光二极管oled的像素电极。补偿薄膜晶体管t3的补偿源区域连接至存储电容器cst的第一电极ce1和驱动薄膜晶体管t1的驱动栅电极。补偿薄膜晶体管t3的补偿源区域连接至第一初始化薄膜晶体管t4的第一初始化漏区域。
81.补偿薄膜晶体管t3可根据通过第二扫描线sl2接收的第二扫描信号sn”导通，以将驱动薄膜晶体管t1的驱动栅电极和驱动漏区域电连接，从而使驱动薄膜晶体管t1二极管连接。
82.第一初始化薄膜晶体管t4的第一初始化栅电极连接至前一扫描线slp。第一初始化薄膜晶体管t4的第一初始化源区域连接至第二初始化薄膜晶体管t7的第二初始化源区域和初始化电压线vil。第一初始化薄膜晶体管t4的第一初始化漏区域连接至存储电容器cst的第一电极ce1、补偿薄膜晶体管t3的补偿源区域和驱动薄膜晶体管t1的驱动栅电极。第一初始化薄膜晶体管t4可根据通过前一扫描线slp接收的前一扫描信号sn-1导通，以进行初始化操作，以通过将初始化电压vint传输至驱动薄膜晶体管t1的驱动栅电极使驱动薄膜晶体管t1的驱动栅电极的电压初始化。
83.操作控制薄膜晶体管t5的操作控制栅电极连接至发射控制线el，操作控制薄膜晶体管t5的操作控制源区域连接至驱动电压线pl，并且操作控制薄膜晶体管t5的操作控制漏区域连接至驱动薄膜晶体管t1的驱动源区域和开关薄膜晶体管t2的开关漏区域。
84.发射控制薄膜晶体管t6的发射控制栅电极连接至发射控制线el，发射控制薄膜晶体管t6的发射控制源区域连接至驱动薄膜晶体管t1的驱动漏区域和补偿薄膜晶体管t3的补偿漏区域，并且发射控制薄膜晶体管t6的发射控制漏区域电连接至第二初始化薄膜晶体管t7的第二初始化漏区域和有机发光二极管oled的像素电极。
85.操作控制薄膜晶体管t5和发射控制薄膜晶体管t6可根据通过发射控制线el接收的发射控制信号en同时导通，因此第一电源电压elvdd可传输至有机发光二极管oled，并且驱动电流i
oled
可在有机发光二极管oled中流动。
86.第二初始化薄膜晶体管t7的第二初始化栅电极连接至下一扫描线sln，第二初始化薄膜晶体管t7的第二初始化漏区域连接至发射控制薄膜晶体管t6的发射控制漏区域和
有机发光二极管oled的像素电极，并且第二初始化薄膜晶体管t7的第二初始化源区域连接至第一初始化薄膜晶体管t4的第一初始化源区域和初始化电压线vil。第二初始化薄膜晶体管t7可在通过下一扫描线sln接收下一扫描信号sn 1之后，根据下一扫描信号sn 1导通，以使有机发光二极管oled的像素电极初始化。
87.第二初始化薄膜晶体管t7可连接至下一扫描线sln。在另一实施方式中，第二初始化薄膜晶体管t7可连接至发射控制线el并且可根据发射控制信号en被驱动。在另一实施方式中，源区域和漏区域的位置可根据晶体管的类型(p-型或n-型)来切换。
88.存储电容器cst可包括第一电极ce1和第二电极ce2。存储电容器cst的第一电极ce1可连接至驱动薄膜晶体管t1的驱动栅电极，并且存储电容器cst的第二电极ce2可连接至驱动电压线pl。存储电容器cst可存储对应于驱动薄膜晶体管t1的驱动栅电极的电压和第一电源电压elvdd之间的差的电荷。
89.根据实施方式的每个像素p的详细操作可为如下。
90.在初始化时间段期间，当通过前一扫描线slp供应前一扫描信号sn-1时，第一初始化薄膜晶体管t4可响应前一扫描信号sn-1而导通，并且驱动薄膜晶体管t1可通过从初始化电压线vil供应的初始化电压vint而初始化。
91.在数据编程时间段期间，当第一扫描信号sn’和第二扫描信号sn”分别通过第一扫描线sl1和第二扫描线sl2供应时，开关薄膜晶体管t2和补偿薄膜晶体管t3可分别响应第一扫描信号sn’和第二扫描信号sn”而导通。驱动薄膜晶体管t1可通过导通的补偿薄膜晶体管t3而二极管连接，并且可正向偏置。
92.通过从由数据线dl供应的数据信号dm减去驱动薄膜晶体管t1的阈值电压vth(未显示)而获得的补偿电压(dm vth(未显示)，其中vth(未显示)是负数)可施加至驱动薄膜晶体管t1的驱动栅电极。
93.第一电源电压elvdd和补偿电压dm vth(未显示)可施加至存储电容器cst的两端，并且对应于两端之间的电压差的电荷可存储在存储电容器cst中。
94.在发射时间段期间，操作控制薄膜晶体管t5和发射控制薄膜晶体管t6可通过从发射控制线el供应的发射控制信号en而导通。可产生根据驱动薄膜晶体管t1的驱动栅电极的电压和第一电源电压elvdd之间的差的驱动电流i
oled
，并且驱动电流i
oled
可通过发射控制薄膜晶体管t6供应至有机发光二极管oled。
95.在实施方式中，薄膜晶体管t1至t7中的至少一个可包括包含氧化物的半导体层，并且其余的可包括包含硅的半导体层。
96.直接影响显示设备的亮度的驱动薄膜晶体管t1可包括由具有高可靠性的多晶硅形成的半导体层，从而实施高分辨率显示设备。
97.由于氧化物半导体具有高载流子迁移率和低漏电流，所以即使当驱动时间长时，电压降也不多。由于即使在低频驱动期间，因电压降引起的图像颜色变化也不多，所以低频驱动可为可能的。
98.如上述，因为氧化物半导体具有低漏电流，所以连接至驱动薄膜晶体管t1的驱动栅电极的补偿薄膜晶体管t3、第一初始化薄膜晶体管t4和第二初始化薄膜晶体管t7中的至少一个可提供为氧化物半导体，以防止可流向驱动栅电极的漏电流并且同时降低功耗。
99.图4为阐释包括在根据实施方式的显示设备1中的像素p的示意性横截面图。图4显
示了沿着图1中的线i-i’截取的横截面图。
100.参考图4，根据实施方式的显示设备1可包括第一薄膜晶体管tft1、第二薄膜晶体管tft2和有机发光二极管oled。例如，第一薄膜晶体管tft1可为上述补偿薄膜晶体管t3、第一初始化薄膜晶体管t4和第二初始化薄膜晶体管t7中的至少一个，并且第二薄膜晶体管tft2可为上述驱动薄膜晶体管t1。
101.基板100可包括玻璃材料、陶瓷材料、金属材料或具有柔性或可弯曲特性的材料。在基板100具有柔性或可弯曲特性的情况下，基板100可包括高分子量树脂，比如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳族酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素。基板100可具有包括以上材料的单层结构或多层结构。
102.隔离层101可设置在基板100上。隔离层101可包括无机材料，比如氧化物或氮化物，有机材料，或有机/无机复合材料，并且可具有无机材料和有机材料的单层结构或多层结构。
103.缓冲层103可设置在隔离层101上。缓冲层103可设置在基板100上，以防止或减少来自基板100下方的杂质、湿气或外部气体的渗透，并在基板100上提供平坦化的表面。缓冲层103可包括无机材料，比如氧化物或氮化物，有机材料，或有机/无机复合材料，并且可具有无机材料和有机材料的单层结构或多层结构。
104.第一薄膜晶体管tft1和第二薄膜晶体管tft2可设置在基板100上。第一薄膜晶体管tft1可包括第一半导体层134a、第一栅电极136a、第一源电极137a和第一漏电极138a。第二薄膜晶体管tft2可包括第二半导体层134b、第二栅电极136b、第二源电极137b和第二漏电极138b。
105.第二半导体层134b可设置在缓冲层103上。第二半导体层134b可包括第二沟道区131b、第二源区域132b和第二漏区域133b。第二源区域132b和第二漏区域133b可设置在第二沟道区131b的两侧处。第二源区域132b和第二漏区域133b可包括杂质。杂质可为n-型杂质或p-型杂质。第二源区域132b和第二漏区域133b可分别电连接至第二源电极137b和第二漏电极138b。
106.第二半导体层134b可包括硅半导体材料。第二半导体层134b可包括非晶硅(a-si)或通过使非晶硅(a-si)结晶而形成的低温多晶硅(ltps)。
107.第一绝缘层105可设置在第二半导体层134b上。第一绝缘层105可包括选自由下述组成的组中的至少一种无机绝缘材料：硅氧化物(sio
x
)、硅氮化物(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和氧化锌(zno2)。第一绝缘层105可为包括上述无机绝缘材料的单层或多层。
108.第二栅电极136b可设置在第一绝缘层105上。第二栅电极136b可与第二半导体层134b的至少一部分重叠。例如，第二栅电极136b可与第二半导体层134b的第二沟道区131b重叠。第二栅电极136b可形成为选自由下述组成的组中的至少一种金属的单层或多层：铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)、钼(mo)、钛(ti)、钨(w)和铜(cu)。
109.第二绝缘层107可设置在第二栅电极136b上。第二绝缘层107可包括选自由下述组成的组中的至少一种无机绝缘材料：硅氧化物(sio
x
)、硅氮化物(sin
x
)、氮氧化硅(sion)、氧
化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和氧化锌(zno2)。第二绝缘层107可为包括上述无机绝缘材料的单层或多层。
110.存储电容器cst可设置在第一绝缘层105上。存储电容器cst可包括下电极144和与下电极144重叠的上电极146。存储电容器cst的下电极144和上电极146可彼此重叠，第二绝缘层107在下电极144和上电极146之间。
111.在实施方式中，存储电容器cst的下电极144可与第二薄膜晶体管tft2的第二栅电极136b重叠，并且存储电容器cst的下电极144和第二薄膜晶体管tft2的第二栅电极136b可彼此成一体。在另一实施方式中，存储电容器cst的下电极144可作为不与第二薄膜晶体管tft2的第二栅电极136b重叠的独立组件设置在第一绝缘层105上。
112.存储电容器cst的上电极146可包括铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)、钼(mo)、钛(ti)、钨(w)和/或铜(cu)，并且可为上述材料的单层或多层。
113.第三绝缘层109可设置在存储电容器cst的上电极146上。第三绝缘层109可包括选自由下述组成的组中的至少一种无机绝缘材料：硅氧化物(sio
x
)、硅氮化物(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和氧化锌(zno2)。第三绝缘层109可为包括上述无机绝缘材料的单层或多层。在实施方式中，在第三绝缘层109提供为多层的情况下，第三绝缘层109可包括包含硅氧化物(sio
x
)的第一层109a和包含硅氮化物(sin
x
)的第二层109b。在另一实施方式中，第三绝缘层109可包括包含硅氮化物(sin
x
)的第一层109a和包含硅氧化物(sio
x
)的第二层109b。
114.第一半导体层134a可设置在第三绝缘层109上。在实施方式中，第一半导体层134a和第二半导体层134b可设置在不同的层上。在另一实施方式中，第一半导体层134a和第二半导体层134b可设置在相同的层上。
115.第一半导体层134a可包括第一沟道区131a、第一源区域132a和第一漏区域133a。第一源区域132a和第一漏区域133a可设置在第一沟道区131a的两侧处。第一源区域132a和第一漏区域133a可包括杂质。杂质可为n-型杂质或p-型杂质。例如，第一源区域132a和第一漏区域133a可各自包括氟或氢。
116.第一源区域132a和第一漏区域133a可分别电连接至第一源电极137a和第一漏电极138a。
117.第一半导体层134a可包括氧化物半导体材料。例如，第一半导体层134a可包括选自由下述组成的组中的至少一种材料的氧化物：铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)、铝(al)、铯(cs)、铈(ce)和锌(zn)。在实施方式中，第一半导体层134a可由itzo(insnzno)或igzo(ingazno)等形成。
118.因为第一半导体层134a由氧化物半导体形成，所以第一半导体层134a可具有宽带隙(约3.1ev)、高载流子迁移率和低漏电流。所以，因为根据实施方式的有机发光二极管oled的电压降即使当驱动时间长时也不多，所以即使在低频驱动期间，由于电压降引起的亮度变化也不会太大。
119.图5为阐释根据实施方式的显示设备的示意性横截面图，图6为阐释对根据实施方式的第一半导体层的tem分析的结果的图像，并且图7为阐释根据实施方式的第一半导体层的每个区的组成的表。图5阐释了图4的部分a的放大的横截面视图，图6阐释了在增加igzo
层的粗糙度之后使用透射电子显微镜的分析的结果，并且图7为阐释第一半导体层134a的第一突出部分135a、第二突出部分135b和主体部分的组成的表。
120.参考图5，第一半导体层134a可包括形成在第一半导体层134a的表面上的突出部分135。如下面将描述的，通过在第一半导体层134a的表面上进行使用等离子体的处理，比如n2o等离子体处理和h2等离子体处理，可在第一半导体层134a的表面上形成突出部分135。例如，可在第一半导体层134a的整个区上进行n2o等离子体处理或h2等离子体处理，以在第一半导体层134a的整个区上形成突出部分135，从而增加第一半导体层134a的粗糙度。
121.参考图6，根据实施方式的显示设备1的第一半导体层134a可包括向上突出的突出部分135a和135b。第一突出部分135a可从第一半导体层134a的表面(上表面)突出第一厚度t1，并且第二突出部分135b可从第一半导体层134a的表面(上表面)突出第二厚度t2。例如，第一厚度t1可为约8.983nm，并且第二厚度t2可为约9.299nm。
122.因为第一半导体层134a可包括布置在第一半导体层134a的表面(上表面)上的突出部分135，所以第一半导体层134a的表面粗糙度可增加。在实施方式中，第一半导体层134a的表面粗糙度可在约5nm至约50nm的范围内。例如，第一半导体层134a的表面粗糙度可在约10nm至约40nm，或约5nm至约35nm的范围内。例如，第一半导体层134a可具有在约2nm至约30nm范围内的表面粗糙度。
123.参考图7，第一半导体层134a的主体部分具有56.24原子百分数(at％)的氧(o)、13.78at％的锌(zn)、19.29at％的镓(ga)和10.67at％的铟(in)的组成，第一突出部分135a具有62.94at％的氧(o)、3.18at％的锌(zn)、4.74at％的镓(ga)和29.12at％的铟(in)的组成，并且第二突出部分135b具有59.12at％的氧(o)、2.46at％的锌(zn)、3.86at％的镓(ga)和34.56at％的铟(in)的组成。在该情况下，第一半导体层134a的主体部分和第一突出部分135a可进一步包括其他元素。
124.可见，与第一半导体层134a的主体部分的铟(in)含量和镓(ga)含量或锌(zn)含量相比，突出部分135a和135b具有增加的铟(in)含量和减少的镓(ga)含量或锌(zn)含量。还可见，突出部分135a和135b具有比镓(ga)含量或锌(zn)含量高的铟(in)含量。
125.返回参考图4，下金属层bml可设置在第二绝缘层107上。下金属层bml可设置在第一半导体层134a下方以与第一半导体层134a重叠。在实施方式中，下金属层bml和存储电容器cst的上电极146可设置在相同的层上。在另一实施方式中，下金属层bml和存储电容器cst的上电极146可设置在不同的层上。
126.下金属层bml可包括包含钼(mo)、铝(al)、铜(cu)或钛(ti)等的导电材料，并且可形成为包括上述材料的单层或多层。例如，下金属层bml可具有ti/al/ti的多层结构。
127.因为包括氧化物半导体材料的第一半导体层134a易受光影响，所以下金属层bml可防止包括氧化物半导体材料的第一薄膜晶体管tft1的特性由于从基板100入射的外部光在第一半导体层134a上出现光电流而改变。
128.第四绝缘层111可设置在第一半导体层134a上。设置在第一半导体层134a上的第四绝缘层111可未被蚀刻，并且可与第一半导体层134a重叠。在实施方式中，第四绝缘层111可与第一半导体层134a的整个区重叠。由于第四绝缘层111未被蚀刻，所以可减少阈值电压vth(未显示)的分配。第四绝缘层111可包括选自由下述组成的组中的至少一种无机绝缘材料：硅氧化物(sio
x
)、硅氮化物(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化
钽(ta2o5)、氧化铪(hfo2)和氧化锌(zno2)。第四绝缘层111可为包括上述无机绝缘材料的单层或多层。
129.第一栅电极136a可设置在第四绝缘层111上。第一栅电极136a可与第一半导体层134a的至少一部分重叠。例如，第一栅电极136a可与第一半导体层134a的第一沟道区131a重叠。第一栅电极136a可形成为选自由下述组成的组中的至少一种金属的单层或多层：铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)、钼(mo)、钛(ti)、钨(w)和铜(cu)。在实施方式中，第一栅电极136a和第二栅电极136b可设置在不同的层上。在另一实施方式中，第一栅电极136a和第二栅电极136b可设置在相同的层上。
130.第五绝缘层113可设置在第一栅电极136a上。第五绝缘层113可包括选自由下述组成的组中的至少一种无机绝缘材料：硅氧化物(sio
x
)、硅氮化物(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和氧化锌(zno2)。第五绝缘层113可为包括上述无机绝缘材料的单层或多层。
131.第一源电极137a、第一漏电极138a、第二源电极137b和第二漏电极138b可设置在第五绝缘层113上。第一源电极137a、第一漏电极138a、第二源电极137b和第二漏电极138b可包括包含钼(mo)、铝(al)、铜(cu)或钛(ti)等的导电材料，并且可形成为包括上述材料的单层或多层。第一源电极137a、第一漏电极138a、第二源电极137b和第二漏电极138b可各自具有ti/al/ti的多层结构。
132.第一源电极137a可通过接触孔cnt连接至第一源区域132a，并且第一漏电极138a可通过接触孔cnt连接至第一漏区域133a。第二源电极137b可通过接触孔cnt连接至第二源区域132b，并且第二漏电极138b可通过接触孔cnt连接至第二漏区域133b。
133.平坦化层117可设置在第一源电极137a、第一漏电极138a、第二源电极137b和第二漏电极138b上。平坦化层117可包括有机材料或无机材料，并且可具有单层结构或多层结构。平坦化层117可包括第一平坦化层117a和第二平坦化层117b。相应地，导电图案，比如线，可形成在第一平坦化层117a和第二平坦化层117b之间，并且因此可实现高集成度。然而，可省略第二平坦化层117b。
134.在实施方式中，平坦化层117可包括通用聚合物，比如苯并环丁烯(bcb)、聚酰亚胺(pi)、六甲基二硅氧烷(hmdso)、聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps)，具有酚类基团的聚合物衍生物，丙烯酸类聚合物，酰亚胺类聚合物，芳基醚类聚合物，酰胺类聚合物，氟类聚合物，对二甲苯类聚合物，乙烯基醇类聚合物或其掺混物。平坦化层117可包括硅氧化物(sio
x
)、硅氮化物(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)或氧化锌(zno2)。在形成平坦化层117之后，可进行化学机械抛光以提供平坦的上表面。
135.接触金属层cm可设置在第一平坦化层117a上。接触金属层cm可包括铝(al)、铜(cu)或钛(ti)等，并且可形成为单层或多层。接触金属层cm可具有ti/al/ti的多层结构。
136.包括像素电极210、中间层220和相对电极230的有机发光二极管oled可设置在平坦化层117上。像素电极210可经穿透第二平坦化层117b的接触孔cnt电连接至接触金属层cm，并且接触金属层cm可经穿透第一平坦化层117a的接触孔cnt电连接至第二薄膜晶体管tft2的第二源电极137b或第二漏电极138b，使得有机发光二极管oled可电连接至第二薄膜
晶体管tft2。
137.像素电极210可设置在第二平坦化层117b上。像素电极210可为(半)透明电极或反射电极。像素电极210可包括由铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)、钼(mo)、钛(ti)、钨(w)、铜(cu)或其化合物形成的反射膜，以及形成在反射膜上的透明电极层或半透明电极层。透明电极层或半透明电极层可包括选自由下述组成的组中的至少一种：氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟(in2o3)、氧化铟镓(igo)和氧化铝锌(azo)。像素电极210可具有ito/ag/ito的堆叠结构。
138.像素限定层180可设置在第二平坦化层117b上，并且像素限定层180可具有暴露像素电极210的至少一部分的开孔。由像素限定层180的开孔暴露的部分可限定为发射区。发射区的外周可为非发射区，并且非发射区可围绕发射区。例如，显示区da可包括发射区和围绕发射区的非发射区。像素限定层180可通过增加像素电极210的上部和相对电极230之间的距离来防止在像素电极210的边缘处出现的电弧等。像素限定层180可使用比如旋涂的方法由有机绝缘材料，比如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯、六甲基二硅氧烷(hmdso)和酚醛树脂形成。
139.用于防止掩模划痕的间隔件190可设置在像素限定层180上。间隔件190和像素限定层180可彼此成一体。例如，间隔件190和像素限定层180可使用半色调掩模在同一工艺中同时形成。
140.中间层220可设置在至少一部分被像素限定层180暴露的像素电极210上。中间层220可包括发射层220b，并且第一功能层220a和第二功能层220c可分别选择性地设置在发射层220b下面和发射层220b上。
141.在实施方式中，中间层220可设置在至少一部分被像素限定层180暴露的像素电极210上。例如，中间层220的发射层220b可设置在至少一部分被像素限定层180暴露的像素电极210上。
142.第一功能层220a可设置在发射层220b下面，并且第二功能层220c可设置在发射层220b上。设置在发射层220b下面和发射层220b上的第一功能层220a和第二功能层220c可统称为有机功能层。
143.第一功能层220a可包括空穴注入层(hil)和/或空穴传输层(htl)，并且第二功能层220c可包括电子传输层(etl)和/或电子注入层(eil)。
144.发射层220b可包括有机材料，所述有机材料包括发射红光、绿光、蓝光或白光的荧光材料或磷光材料。发射层220b可包括低分子量有机材料或高分子量有机材料。
145.在发射层220b包括低分子量有机材料的情况下，中间层220可具有其中空穴注入层、空穴传输层、发射层、电子传输层或电子注入层等可以以单一结构或复合结构堆叠的结构，并且低分子量有机材料可为各种有机材料，比如酞菁铜(cupc)、n,n
’‑
二(萘-1-基)-n,n
’‑
二苯基-联苯胺(npb)或三(8-羟基喹啉)铝(alq3)等。这些层可通过真空沉积形成。
146.在发射层220b包括高分子量有机材料的情况下，中间层220可具有包括空穴传输层和发射层220b的结构。空穴传输层可包括聚(3,4-亚乙基二氧基噻吩)(pedot)，并且发射层220b可包括高分子量材料，比如聚苯乙炔(ppv)类材料或聚芴类材料。发射层220b可通过丝网印刷、喷墨印刷或激光诱导热成像(liti)等形成。
147.相对电极230可设置在中间层220上。相对电极230可设置在中间层220上，以覆盖中间层220的整个表面。相对电极230可设置在显示区da上面，以覆盖显示区da的整个表面。例如，相对电极230可使用开口掩模整体形成在整个显示区上，以覆盖设置在显示区da中的像素p。
148.相对电极230可包括具有低功函的导电材料。例如，在实施方式中，相对电极230可包括(半)透明层，所述(半)透明层包括银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)或其合金。在另一实施方式中，相对电极230可在包括上述材料的(半)透明层上进一步包括比如ito、izo、zno或in2o3的层。
149.在实施方式中，有机发光二极管oled可被薄膜封装层覆盖。薄膜封装层可包括至少一个无机封装层和至少一个有机封装层。在另一实施方式中，有机发光二极管oled可被封装基板覆盖。
150.图8至图13为阐释制造根据实施方式的显示设备的方法的示意性横截面图。
151.下文，将参考图8至图13顺序描述制造显示设备的方法。
152.参考图8至图13，制造根据实施方式的显示设备的方法可包括在基板100上形成包括氧化物半导体材料的第一半导体层134a，增加第一半导体层134a的表面粗糙度，在第一半导体层134a上形成绝缘层(例如，第四绝缘层111)，在绝缘层(例如，第四绝缘层111)上形成金属层136m，以及将金属层136m图案化以形成栅电极(例如，第一栅电极136a)。
153.方法可进一步包括，在基板100上形成包括氧化物半导体材料的第一半导体层134a之前，在基板100上形成包括硅半导体材料的第二半导体层134b以及形成下金属层bml，以与第一半导体层134a重叠。
154.参考图8，第二半导体层134b、第二栅电极136b、上电极146和下金属层bml可形成在基板100上。第二半导体层134b可包括硅半导体材料。第二半导体层134b可包括非晶硅(a-si)或通过使非晶硅(a-si)结晶而形成的低温多晶硅(ltps)。
155.隔离层101和缓冲层103可形成在基板100上，第一绝缘层105可形成在第二半导体层134b上，第二绝缘层107可形成在第二栅电极136b上，并且第三绝缘层109可形成在上电极146和下金属层bml上。
156.第一半导体层134a可形成在第三绝缘层109上。第一半导体层134a可包括氧化物半导体材料。例如，第一半导体层134a可包括选自由下述组成的组中的至少一种材料的氧化物：铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)、铝(al)、铯(cs)、铈(ce)和锌(zn)。例如，第一半导体层134a可由itzo(insnzno)或igzo(ingazno)等形成。
157.在实施方式中，第一半导体层134a和第二半导体层134b可设置在不同的层上。在另一实施方式中，第一半导体层134a和第二半导体层134b可设置在相同的层上。
158.参考图9，该方法可进一步包括，在基板100上形成包括氧化物半导体材料的第一半导体层134a之后，增加第一半导体层134a的表面粗糙度。
159.在增加第一半导体层134a的表面粗糙度时，突出部分135可形成在第一半导体层134a的表面上。在实施方式中，可在第一半导体层134a的表面上进行使用等离子体的处理，以在第一半导体层134a的表面上形成突出部分135，从而增加第一半导体层134a的表面粗糙度。
160.作为增加第一半导体层134a的表面粗糙度的方法，可使用n2o等离子体处理、h2等离子体处理，或者通过增加硅烷(sih4)或通过增加将在下面描述的绝缘层(例如，第四绝缘层111)的化学气相沉积(cvd)功率的等离子体处理等。可通过n2o等离子体处理或h2等离子体处理等增加第一半导体层134a的整个表面的表面粗糙度。例如，第一半导体层134a的表面粗糙度可在约2nm至约30nm的范围内。
161.与第一半导体层134a的主体部分相比，表面粗糙度增加的第一半导体层134a的上部可具有增加的铟(in)含量和减少的镓(ga)含量或锌(zn)含量。表面粗糙度增加的第一半导体层134a的上部可具有的铟(in)的原子百分数(at％)高于镓(ga)的原子百分数(at％)或锌(zn)的原子百分数(at％)。
162.参考图10，在增加第一半导体层134a的表面粗糙度之后，绝缘层(例如，第四绝缘层111)可形成在第一半导体层134a上。
163.形成在第一半导体层134a上的绝缘层(例如，第四绝缘层111)可未被蚀刻，并且可与第一半导体层134a重叠。在实施方式中，绝缘层(例如，第四绝缘层111)可与第一半导体层134a的整个区重叠。因为第四绝缘层111可未被蚀刻，所以可减少阈值电压vth(未显示)的分配。
164.参考图11，在第一半导体层134a上形成绝缘层(例如，第四绝缘层111)之后，可在绝缘层(例如，第四绝缘层111)上形成金属层136m。
165.金属层136m可形成为选自由下述组成的组中的至少一种金属的单层或多层：铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)、钼(mo)、钛(ti)、钨(w)和铜(cu)。
166.参考图12，在绝缘层(例如，第四绝缘层111)上形成金属层136m之后，金属层136m可被图案化以形成栅电极(例如，第一栅电极136a)。
167.在实施方式中，形成在绝缘层(例如，第四绝缘层111)上的金属层136m可通过干法蚀刻工艺被图案化。例如，通过使用干法蚀刻气体，比如nf6和cf4，金属层136m可被图案化成栅电极(例如，第一栅电极136a)。可在图案化的栅电极(例如，第一栅电极136a)上进一步进行热处理。
168.当使用干法蚀刻气体，比如nf6和cf4将金属层136m图案化为栅电极(例如，第一栅电极136a)并且在图案化的栅电极(例如，第一栅电极136a)上进行热处理时，氟或氢可扩散至第一半导体层134a的至少一部分中，以形成n 导电区(例如，第一源区域132a和第一漏区域133a)。
169.如上述，因为第一半导体层134a的表面粗糙度可增加，从而增加在第一半导体层134a与氟或氢之间每单位长度的接触面积，并且第一半导体层134a的表面的铟(in)的比例可增加，从而提高与氟或氢的反应性，氟和氢可更多扩散至n 导电区(例如，第一源区域132a和第一漏区域133a)中，并且因此可提高n 导电区(例如，第一源区域132a和第一漏区域133a)的导电性。例如，可增加n 导电区(例如，第一源区域132a和第一漏区域133a)的每单位面积的载流子浓度，从而提高导电性。
170.因为n 导电区(例如，第一源区域132a和第一漏区域133a)与氟或氢之间的反应性可增加(可增加氧空位的比例)，所以可防止氟或氢扩散至第一半导体层134a的沟道区(例如，第一沟道区131a)中。
171.参考图13，在将金属层136m图案化以形成栅电极(例如，第一栅电极136a)之后，有机发光二极管oled可形成在栅电极(例如，第一栅电极136a)上。
172.第五绝缘层113可形成在栅电极(例如，第一栅电极136a)上，并且第一源电极137a、第一漏电极138a、第二源电极137b和第二漏电极138b可形成在第五绝缘层113上。
173.平坦化层117可形成在第一源电极137a、第一漏电极138a、第二源电极137b和第二漏电极138b上。平坦化层117可包括第一平坦化层117a和第二平坦化层117b。包括像素电极210、中间层220和相对电极230的有机发光二极管oled可形成在平坦化层117上。
174.因为设置在包括氧化物半导体材料的半导体层上的绝缘层(例如，第四绝缘层111)未被蚀刻，所以可减少用作载流子的氢的扩散，使得导通电流减少。
175.为了解决上述问题，n 导电区(例如，第一源区域132a和第一漏区域133a)的导电性可通过增加半导体层(例如，第一半导体层134a)的表面粗糙度来提高，从而同时提高导通电流和装置特性。
176.在实施方式中，可通过方法，比如n2o等离子体处理、h2等离子体处理，或者通过增加硅烷(sih4)或通过增加绝缘层(例如，第四绝缘层111)的cvd功率的等离子体处理等增加半导体层(例如，第一半导体层134a)的表面粗糙度。表面粗糙度增加的半导体层(例如，第一半导体层134a)的上部可具有增加的铟(in)含量和减少的镓(ga)含量或锌(zn)含量。
177.在实施方式中，因为可省略蚀刻形成在半导体层(例如，第一半导体层134a)上的绝缘层(例如，第四绝缘层111)，所以可减少阈值电压vth(未显示)的分配。
178.在实施方式中，因为可增加半导体层(例如，第一半导体层134a)的表面粗糙度，从而增加半导体层(例如，第一半导体层134a)与氟或氢之间每单位长度的接触面积，并且可增加半导体层(例如，第一半导体层134a)的上部的铟(in)的比例，从而提高反应性，所以氟或氢等可更多扩散至n 导电区(例如，第一源区域132a和第一漏区域133a)中，可增加n 导电区(例如，第一源区域132a和第一漏区域133a)的每单位面积的载流子浓度，并且因此可提高导电性。
179.在实施方式中，因为可增加在n 导电区(例如，第一源区域132a和第一漏区域133a)与氟或氢之间的反应性(可增加氧空位的比例)，所以可防止氟或氢扩散至第一半导体层134a的沟道区(例如，第一沟道区131a)中。
180.根据上述的实施方式，因为用于驱动显示设备的像素电路包括包含氧化物半导体材料的第一薄膜晶体管和包含硅半导体材料的第二薄膜晶体管，所以可能提供具有低功耗的高分辨率显示设备。
181.已经参考附图中阐释的实施方式描述了本公开，但是这仅是阐释性的，并且本领域技术人员将理解，从实施方式中，各种修改和其他等效实施方式是可能的。所以，本公开的技术范围应由所附权利要求的技术精神来限定。

技术特征：
1.一种显示设备，所述显示设备包括：基板，所述基板包括显示区和邻近所述显示区的非显示区；第一薄膜晶体管，所述第一薄膜晶体管设置在所述基板上并且包括包含氧化物半导体材料的第一半导体层；和第二薄膜晶体管，所述第二薄膜晶体管设置在所述基板上并且包括包含硅半导体材料的第二半导体层，其中通过等离子体处理增加所述第一半导体层的表面粗糙度。2.根据权利要求1所述的显示设备，其中所述第一半导体层的表面粗糙度在2nm至50nm的范围内。3.根据权利要求1所述的显示设备，其中所述第一半导体层包括选自由下述组成的组中的至少一种材料的氧化物：铟、镓、锡、锆、钒、铪、镉、锗、铬、钛、铝、铯、铈和锌。4.根据权利要求3所述的显示设备，其中，通过所述等离子体处理在所述第一半导体层的表面上形成突出部分，并且所述突出部分的铟含量大于所述突出部分的镓含量或所述突出部分的锌含量。5.根据权利要求4所述的显示设备，其中所述突出部分的所述铟含量大于所述第一半导体层的主体部分的铟含量。6.根据权利要求1所述的显示设备，其中所述第一薄膜晶体管包括：栅电极，所述栅电极与所述第一半导体层重叠；和绝缘层，所述绝缘层设置在所述第一半导体层和所述栅电极之间。7.根据权利要求6所述的显示设备，其中所述绝缘层与所述第一半导体层重叠。8.根据权利要求1所述的显示设备，其中所述第一半导体层和所述第二半导体层设置在不同的层上。9.根据权利要求1所述的显示设备，进一步包括：下金属层，所述下金属层设置在所述基板和所述第一半导体层之间以与所述第一半导体层重叠。10.一种制造显示设备的方法，所述方法包括：在基板上形成包括氧化物半导体材料的第一半导体层；增加所述第一半导体层的表面粗糙度；在所述第一半导体层上形成绝缘层；在所述绝缘层上形成金属层；以及将所述金属层图案化以形成栅电极。

技术总结
本申请涉及显示设备和制造其的方法。提供了显示设备，显示设备可包括基板，所述基板包括显示区和邻近显示区的非显示区；第一薄膜晶体管，所述第一薄膜晶体管设置在基板上并且包括包含氧化物半导体材料的第一半导体层；和第二薄膜晶体管，所述第二薄膜晶体管设置在基板上并且包括包含硅半导体材料的第二半导体层，其中通过等离子体处理增加第一半导体层的表面粗糙度。同时提供了制造显示设备的方法。同时提供了制造显示设备的方法。同时提供了制造显示设备的方法。


技术研发人员：韩在范 金宝花 朴英吉 朴精花 安那璃 郑洙任
受保护的技术使用者：三星显示有限公司
技术研发日：2021.05.08
技术公布日：2022/5/25