一种改善欧姆接触电阻的N面GaN基p沟道器件及其制备方法

一种改善欧姆接触电阻的n面gan基p沟道器件及其制备方法
技术领域
1.本发明属于半导体器件技术领域，具体涉及一种改善欧姆接触电阻的n 面gan基p沟道器件及其制备方法。


背景技术：

2.gan由于其优异的材料特性，使其成为下一代高频大功率器件和电力电子器件的首要选择。随着对功率开关等器件的应用需求的增加，使用si基 cmos器件驱动gan功率开关等器件带来的额外寄生效应影响了器件的特性发挥。因此，将gan基cmos器件与gan基功率开关及其他器件制备在同一片晶圆上变得尤为重要。gan基p沟道器件作为gan基cmos器件中的重要组成部分目前被重视并开始了大量研究。其中，mg掺的p-gan层(30)由于 mg受主杂质激活能较高的原因，使得生长的p-gan层(30)中实际的空穴浓度偏低。较低的空穴浓度使得在此p-gan上制备的欧姆接触特性较差，这随之影响了p沟道器件的特性。此外，由于栅下绝缘层介质的沉积带来的额外界面电荷等进一步降低了gan中空穴迁移率，这些问题都极大的恶化了p沟道器件的电学特性。


技术实现要素：

3.为了解决现有技术中存在的上述问题，本发明提供了一种改善欧姆接触电阻的n面gan基p沟道器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
4.本发明实施例的第一方面提供一种改善欧姆接触电阻的n面gan基p沟道器件，包括：由下至上依次设置的第一si衬底层、第一保护层、p-gan层、p-in
x
gan层、alygan势垒层和第二保护层；
5.所述alygan势垒层、所述p-in
x
gan层和所述p-gan层形成n面的异质结结构；
6.所述p-gan层上开设有第一凹槽；
7.所述第一凹槽，槽口朝向所述第一保护层，且填充有所述第一保护层；
8.所述p-in
x
gan层掺杂mg，所述p-in
x
gan层的厚度为10nm～20nm；其中， 0.05≤x≤0.1；
9.所述alygan势垒层上开设有与所述第一凹槽相对的第二凹槽；所述alygan势垒层的两侧分别沉积有源电极和漏电极；其中，0.2≤y≤0.3；
10.所述源电极和所述漏电极均延伸至所述第二保护层内；
11.所述第二凹槽，槽口朝向与所述第一凹槽的槽口朝向相反；所述第二凹槽上设置有栅电极；
12.所述栅电极延伸至所述第二保护层内；
13.所述源电极、所述漏电极和所述栅电极的上方分别沉积有贯穿所述第二保护层的互联金属。
14.在本发明的一个实施例中，所述p-gan层的最大厚度为30nm～50nm；所述第一凹槽的内底部与所述p-gan层的底部之间的厚度为10nm～20nm；所述第二凹槽的深度为5nm～
15nm；
15.所述alygan势垒层的厚度为15nm～25nm；
16.所述第一保护层的厚度为200nm～300nm；
17.所述第二保护层的厚度为180nm～220nm；
18.所述p-in
x
gan层的mg的掺杂浓度为2e19/cm3～3e19/cm3。
19.本发明实施例的第二方面提供一种改善欧姆接触电阻的n面gan基p 沟道器件制备方法，包括：
20.步骤一、在第二si衬底层上外延生长材料，外延层自下而上分别是gan缓冲层、gan层、alygan势垒层，p-in
x
gan层和p-gan层；其中，所述 p-in
x
gan层的mg的掺杂浓度为2e19/cm3～3e19/cm3，厚度为10nm～20nm；其中，0.05≤x≤0.1，0.2≤y≤0.3；
21.步骤二、在所述p-gan层进行第一凹槽的刻蚀；
22.步骤三、在所述p-gan层表面沉积第一保护层，并填充所述第一凹槽；
23.步骤四、在所述第一保护层的表面键合第一si衬底层；
24.步骤五、将所述步骤四制备得到的产品翻转以实现所述alygan势垒层 (50)、所述p-in
x
gan层(40)和所述p-gan层(30)形成的n面异质结结构，并刻蚀掉所述第二si衬底层；
25.步骤六、完全刻蚀所述gan缓冲层和所述gan层；
26.步骤七、在步骤六制备得到的产品上制作源电极和漏电极，所述源电极和所述漏电极分别位于所述alygan势垒层的两侧；
27.步骤八、在所述alygan势垒层上刻蚀第二凹槽，所述第二凹槽与所述第一凹槽相对；
28.步骤九、在所述步骤八制备得到的产品上制备栅电极；
29.步骤十、在所述步骤九制备的产品表面生长第二保护层；
30.步骤十一、在所述第二保护层上光刻金属互联层的开孔区；所述开孔区与所述源电极、漏电极和所述栅电极相对应；
31.步骤十二、在所述开孔区蒸发互联金属，引出电极，制备得到本发明实施例第一方面所述的器件。
32.在本发明的一个实施例中，所述gan缓冲层的厚度为2μm～5μm；
33.所述gan层的厚度为100nm～200nm；所述alygan势垒层的厚度为 15nm～25nm；所述p-gan层的厚度为30～50nm，所述p-gan层的mg的掺杂浓度为2e19/cm3～3e19/cm3。
34.在本发明的一个实施例中，所述步骤二的具体步骤为：
35.将所述步骤一制备的产品进行烘烤，然后置于匀胶机上，在所述p-gan层的衬底滴取epi621光刻胶进行匀胶，然后进行显影和超纯水冲洗后氮气吹干；
36.使用刻蚀机在所述p-gan层进行第一凹槽的刻蚀，刻蚀至剩余厚度为 10nm～20nm。
37.在本发明的一个实施例中，所述步骤三的具体步骤为：
38.用丙酮超声清洗所述步骤二制备得到的产品，然后用乙醇超声清洗，之后使用超纯水冲洗后n2吹干；
39.采用气相沉积法通入2％的sih4和n2的混合气体、nh3和he气体在所述p-gan层表面沉积第一保护层并填充所述第一凹槽，所述第一保护层为sin层。
40.在本发明的一个实施例中，所述步骤七的具体步骤，包括：
41.将所述步骤六制备的产品放在热板上烘烤，然后，进行光刻胶的涂胶和甩胶，并将产品放在热板上烘烤，然后，放入光刻机中对p沟道器件源漏区域内的光刻胶进行曝光；然后，放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
42.刻蚀显影区域的alygan势垒层直至所述p-in
x
gan层；
43.将上一步制备的产品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶，用超纯水冲洗产品并用氮气吹干；
44.将上一步制备的产品放在热板上烘烤；然后，进行剥离胶的涂胶和甩胶，并将产品放在热板上烘烤，接着，在剥离胶上进行光刻胶的涂胶和甩胶，并放在热板烘烤，之后，将完成涂胶和甩胶的产品放入光刻机中对源电极区域和漏电极区域内的光刻胶进行曝光，之后，将完成曝光的产品放入显影液中移除源电极区域和漏电极区域内的光刻胶和剥离胶，对其进行超纯水冲洗和氮气吹干；
45.蒸发源电极和漏电极：将有源电极和漏电极光刻图形的产品放入等离子去胶机中进行底膜处理；
46.放入电子束蒸发台中，蒸发欧姆金属，该欧姆金属是由下向上依次由 pd和ni两层金属组成的金属叠层结构；
47.对完成欧姆金属蒸发的产品进行剥离，以移除源电极区域和漏电极区域外的欧姆金属、光刻胶和剥离胶，用超纯水冲洗产品并用氮气吹干；
48.进行退火处理。
49.在本发明的一个实施例中，所述步骤九的具体步骤，包括：
50.将有第二凹槽光刻图形的产品放入等离子体去胶机中进行底膜处理；
51.放入电子束蒸发台中蒸发栅金属，该栅金属是由下向上依次由ni和 au两层金属组成的金属叠层结构；
52.对完成栅金属蒸发的产品进行剥离，以移除栅电极区域外的栅金属、光刻胶和剥离胶，之后用超纯水冲洗产品并用氮气吹干，形成具有栅电极的产品。
53.在本发明的一个实施例中，所述步骤十一的具体步骤，包括：
54.将所述步骤十制备的产品放在热板上烘烤，然后，进行光刻胶的涂胶和甩胶，并将产品放在热板上烘烤，接着，放入光刻机中对金属互联层的开孔区内的光刻胶进行曝光，最后，将完成曝光后的产品放入显影液中以移除所述开孔区内的光刻胶，并对其进行超纯水冲洗和氮气吹干；所述开孔区位于所述源电极、所述漏电极和所述栅电极的上方；
55.在反应气体为cf4和o2的条件下，刻蚀所述开孔区内的第二保护层；刻蚀深度为贯穿所述第二保护层。
56.在本发明的一个实施例中，所述步骤十二的具体步骤，包括：
57.将完成金属互联层开孔刻蚀的产品放在热板上烘烤，然后，在所述开孔区的源电极、漏电极以及未开孔刻蚀的第二保护层上进行剥离胶的涂胶和甩胶，并将产品放在热板上烘烤；接着，在剥离胶上进行光刻胶的涂胶和甩胶，并将产品放在热板上烘烤，之后，将完成涂胶和甩胶的产品放入光刻机中对开孔区内的光刻胶进行曝光；最后，将完成曝光的产品放入显影液中移除开孔区内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
58.将有所述开孔区光刻图形的产品放入等离子去胶机中进行底膜处理；
59.放入电子束蒸发台中蒸发互联金属，所述互联金属是由下向上依次由 ti和au两层金属组成的金属叠层结构；
60.对完成互联金属蒸发的产品进行剥离，以移除金属互联层区域外的互联金属、光刻胶和剥离胶，用超纯水冲洗产品并用氮气吹干，完成制备，得到本发明实施例第一方面所述的器件。
61.本发明的有益效果：
62.本发明使用n面的异质结材料制备的p沟道器件可以避免ga面情况下栅下沉积绝缘介质引入的界面电荷对空穴迁移率的影响，避免了空穴迁移率的降低，改善器件的欧姆接触特性，从而改善了器件的性能。同时，厚度较薄的p-in
x
gan层作为欧姆金属与p-gan层之间的接触层，可以降低载流子隧穿的势垒厚度，降低了欧姆接触电阻率，因此可以进一步改善欧姆接触特性和器件的性能。此外，in
x
gan/gan的极化特性产生的极化电场也会进一步提高mg杂质的激活率，从而进一步增加空穴隧穿概率，改善欧姆接触特性。
63.以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
64.图1为本发明实施例提供的一种改善欧姆接触电阻的n面gan基p沟道器件的结构示意图：
65.图2a-图2j为本发明实施例提供的一种改善欧姆接触电阻的n面gan基p 沟道器件制备方法的制备工艺图。
具体实施方式
66.下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
67.实施例一
68.请参见图1，本发明实施例提供一种改善欧姆接触电阻的n面gan基p沟道器件，包括：由下至上依次设置的第一si衬底层10、第一保护层20、p-gan层30、p-in
x
gan层40、alygan势垒层50和第二保护层60。
69.alygan势垒层50、p-in
x
gan层40和p-gan层30形成n面的异质结结构。 p-gan层30上开设有第一凹槽31。第一凹槽31的槽口朝向第一保护层20，且第一凹槽31内填充有第一保护层20。
70.p-in
x
gan层40的mg的掺杂浓度为2e19/cm3～3e19/cm3，厚度为10nm～20nm。其中，0.05≤x≤0.1。
71.alygan势垒层50上开设有与第一凹槽31相对的第二凹槽51。alygan势垒层50的两侧分别沉积有源电极81和漏电极82。其中，0.2≤y≤0.3。源电极81和漏电极82均延伸至第二保护层60内。第二凹槽51的槽口朝向与第一凹槽31的槽口朝向相反。第二凹槽51上设置有栅电极70。栅电极70延伸至第二保护层60内。源电极81、漏电极82和栅电极70的上方分别沉积有贯穿第二保护层60的互联金属90。
72.进一步地，p-gan层30的最大厚度为30nm～50nm，第一凹槽31的内底部与所述p-gan层30的底部之间的厚度为10nm～20nm，第一凹槽31的深度为10nm～40nm。第二凹槽51的
深度为5nm～15nm。alygan势垒层50 的厚度为15nm～25nm。第一保护层20的厚度为200nm～300nm。第二保护层60的厚度为180nm～220nm。
73.本实施例中，使用n面的异质结材料制备的p沟道器件能够件可以避免ga面情况下栅下沉积绝缘介质引入的界面电荷对空穴迁移率的影响，避免了空穴迁移率的降低，改善器件的欧姆接触特性，从而改善了器件的性能。同时，厚度较薄的p-in
x
gan层40作为欧姆金属与p-gan层30之间的接触层，可以降低载流子隧穿的势垒厚度，降低了欧姆接触电阻率，因此可以进一步改善欧姆接触特性和器件的性能。此外，in
x
gan/gan的极化特性产生的极化电场也会进一步提高mg杂质的激活率，从而进一步增加空穴隧穿概率，改善欧姆接触特性。
74.需要说明的是，p-in
x
gan层40厚度若大于20nm，则器件欧姆接触特性变差，p-in
x
gan层40厚度若小于5nm，则器件的电流特性变差，则会导致器件无法使用。优选地，厚度为10nm。p-in
x
gan层40中in的组分x若小于0.05则器件的电流特性变差，若大于0.1则导致in析出，无法达到生长要求，则导致器件质量差，器件无法使用。优选地，x为0.05。
75.alygan势垒层50中al的组分y若小于0.2则器件的电流特性变差，若大于0.3则无法达到生长要求，则导致器件质量差，器件无法使用。优选地，y为0.25。
76.在一种可行的实现方式中，第一保护层20和第二保护层60的材料为sin。优选地，第二保护层60的厚度为200nm。其中，p-gan层30的mg 的掺杂浓度为2e19～3e19/cm3。
77.在一种可行的实现方式中，源电极81和漏电极82均为金属叠层结构，由下向上依次为20nm厚度的pd和20nm厚度的ni两层金属层。栅电极70 由下向上依次由40nm厚度的ni和200nm厚度的au两层金属组成的金属叠层结构。互联金属90是由下向上依次由40nm厚度的ti和200nm厚度的au两层金属组成的金属叠层结构。
78.实施例二
79.本发明实施例第二方面提供一种改善欧姆接触电阻的n面gan基p沟道器件制备方法，用于制备实施例一中的器件，包括以下步骤：
80.步骤一、在第二si衬底层11上外延生长材料，外延层自下而上分别是gan缓冲层12、gan层13、alygan势垒层50，p-in
x
gan层40和p-gan层30；其中，p-in
x
gan层40的mg的掺杂浓度为2e19/cm3～3e19/cm3，厚度为10nm～20nm。
81.步骤二、在p-gan层30进行第一凹槽31的刻蚀。
82.步骤三、在p-gan层30表面沉积第一保护层20，并填充第一凹槽31。
83.步骤四、在第一保护层20的表面键合第一si衬底层10。
84.步骤五、将步骤四制备得到的产品翻转以实现所述alygan势垒层(50)、所述p-in
x
gan层(40)和所述p-gan层(30)形成的n面异质结结构，并刻蚀掉第二si衬底层11。
85.步骤六、完全刻蚀gan缓冲层12和gan层13。
86.步骤七、在步骤六制备得到的产品上制作源电极81和漏电极82，源电极81和漏电极82分别位于alygan势垒层50的两侧。
87.步骤八、在alygan势垒层50上刻蚀第二凹槽51，第二凹槽51与第一凹槽31相对。
88.步骤九、在步骤八制备得到的产品上制备栅电极70。
89.步骤十、在步骤九制备的产品表面生长第二保护层60。
90.步骤十一、在第二保护层60上光刻金属互联层的开孔区；开孔区与源电极81、漏电
极82和栅电极70相对应。
91.步骤十二、在开孔区蒸发互联金属90，引出电极，制备得到实施例一的器件。
92.进一步地，gan缓冲层12的厚度为2μm～5μm。gan层13的厚度为 100nm～200nm。alygan势垒层50的厚度为15nm～25nm。p-gan层30的厚度为30nm～50nm，p-gan层30的mg的掺杂浓度为2e19/cm3～3e19/cm3。
93.实施例三
94.本发明实施例提供一种改善欧姆接触电阻的n面gan基p沟道器件制备方法，用于制备实施例一中的器件，包括以下步骤：
95.步骤301、采用mocvd法在第二si衬底层11上外延生长材料，外延层自下而上分别是gan缓冲层12、gan层13、alygan势垒层50，p-in
x
gan 层40和p-gan层30；其中，p-in
x
gan层40的mg的掺杂浓度为2e19/cm3～3e19/cm3，厚度为10nm～20nm。如图2a所示。
96.其中，gan缓冲层12的厚度为2μm～5μm。gan层13的厚度为 100nm～200nm。alygan势垒层50的厚度为15nm～25nm。p-gan层30的厚度为30～50nm。p-gan层30的mg的掺杂浓度为2e19/cm3～3e19/cm3。
97.需要说明的是，p-in
x
gan层40厚度若大于20nm，则器件欧姆接触特性变差，p-in
x
gan层40厚度若小于5nm，则器件的电流特性变差，则会导致器件无法使用。优选地，厚度为10nm。p-in
x
gan层40中in的组分x若小于0.05则器件的电流特性变差，若大于0.1则导致in析出，无法达到生长要求，则导致器件质量差，器件无法使用。优选地，x为0.05。
98.alygan势垒层50中al的组分y若小于0.2则器件的电流特性变差，若大于0.3则无法达到生长要求，则导致器件质量差，器件无法使用。优选地，y为0.25。
99.步骤302、p沟道gan凹槽刻蚀。将步骤301制备的产品在200℃下进行烘烤，然后置于匀胶机上，在p-gan层30表面滴取epi621光刻胶进行匀胶；匀胶条件：在转速500rpm下运行5秒，然后在转速3500rpm下运行 40秒，并在90℃下烘烤，之后在显影液中显影，完成之后超纯水冲洗2分钟，氮气吹干。
100.步骤303、使用氯基icp刻蚀机在p-gan层30进行第一凹槽31的刻蚀，刻蚀条件：上电极功率40w～60w，下电极功率10w～20w，压强5mtorr， cl2和bcl3的流量比为8/20sccm，刻蚀p-gan层30至剩余约10nm～20nm，形成第一凹槽31。刻蚀深度为10nm～40nm。如图2b所示。
101.步骤304、pecvd沉积200nm～300nm厚的sin，填充第一凹槽31。用丙酮超声清洗3min，超声强度2.0，然后用乙醇超声清洗2min，超声强度2.0，之后使用超纯水冲洗2min后氮气吹干。
102.步骤305、通入sih4和n2的混合气体、nh3和he气体在p-gan层30 表面和第一凹槽31内沉积第一保护层20，第一保护层20为sin层。p-gan 层30表面的第一保护层20的厚度为200nm～300nm。混合气体的流量比为 200sccm，sih4在混合气体中的比例为2％，nh3的流量为2sccm，he的流量为200sccm，压强约600mt，温度250摄氏度，功率20w左右。如图2c 所示。
103.步骤306、使用化学机械抛光，在第一保护层20的表面键合厚度为 500μm～700μm第一si衬底层10。如图2d所示。
104.步骤307、将步骤306制备得到的产品翻转以实现alygan势垒层50、 p-in
x
gan层(40)和p-gan层30形成的n面异质结结构，如图2e所示，并完全刻蚀掉第二si衬底层11。刻蚀条件：上电极功率250w～350w，下电极功率20w～40w，压力5mtorr，sf6流量为50sccm。6torr之后蒸发栅金属，该栅金属是由下向上依次由40nm厚度的 ni和200nm厚度的au两层金属组成的金属叠层结构。
122.步骤320、对完成栅金属蒸发的产品进行剥离，以移除栅电极70区域外的栅金属、光刻胶和剥离胶，之后用超纯水冲洗产品并用氮气吹干，形成具有栅电极70的产品。如图2i所示。
123.步骤321、生长sin第二保护层60。利用pecvd工艺生长厚度为200nm 的sin第二保护层60，其生长的工艺条件为：采用nh3和sih4作为反应气体，衬底温度约为250℃，反应腔室压力为600mtorr，射频功率为20w～25w。
124.光刻电极开孔：
125.步骤322、将步骤321制备的产品放在200℃的热板上烘烤，然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/min，并将产品放在90℃的热板上烘烤，接着，放入光刻机中对金属互联层的开孔区内的光刻胶进行曝光，最后，将完成曝光后的产品放入显影液中以移除开孔区内的光刻胶，并对其进行超纯水冲洗和氮气吹干。开孔区位于源电极81、漏电极82和栅电极70的上方。
126.步骤323、利用icp刻蚀。在反应气体为cf4和o2的条件下，刻蚀开孔区内的200nm厚的第二保护层60。刻蚀深度贯穿第二保护层60。
127.引出电极，完成器件制作：
128.步骤324、将完成金属互联层开孔刻蚀的产品放在200℃的热板上烘烤，然后，在开孔区的源电极81、漏电极82以及未开孔刻蚀的第二保护层60 上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将产品放在200℃的热板上烘烤；接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将产品放在90℃的热板上烘烤，之后，将完成涂胶和甩胶的产品放入光刻机中对开孔区内的光刻胶进行曝光；最后，将完成曝光的产品放入显影液中移除开孔区内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。
129.蒸发互联金属90：
130.步骤325、将有开孔区光刻图形的产品放入等离子去胶机中进行底膜处理。处理条件：α-plasma等离子体去胶机，抽真空2min，之后o2流量 100sccm～150sccm，功率150w～250w，处理5min～10min。
131.步骤326、放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2
×
10-6
torr之后蒸发互联金属90，互联金属90是由下向上依次由40nm 厚度的ti和200nm厚度的au两层金属组成的金属叠层结构。
132.步骤327、对完成互联金属90蒸发的产品进行剥离，以移除金属互联层区域外的互联金属、光刻胶和剥离胶，用超纯水冲洗产品并用氮气吹干，完成制备，得到实施例一中的器件，如图2j所示。
133.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
134.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性
或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
135.在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
136.在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
137.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
138.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。