堆叠式半导体封装结构及其制法的制作方法

1.本发明关于一种堆叠式半导体封装结构，尤指一种具有支撑垫片的堆叠式半导体封装结构及其制法。


背景技术：

2.在半导体封装技术中，一种堆叠式半导体封装结构被提出来达到缩小封装体积、降低功耗、提升可靠度以及安全性等多种功效。
3.请参阅图5所示，为现有技术的堆叠式半导体封装结构60，其包含有一基板61、一第一芯片62、一第二芯片63、一硅凸块64以及一封胶体65；其中该第一芯片62以及该硅凸块64设置于该基板61上；该第二芯片63堆叠于该第一芯片62上，但为不覆盖该第一芯片62的接点621，故该第二芯片63的一侧边630凸出该第一芯片62相对应的侧边620，使该第一芯片62的接点621外露；又为加强该第二芯片63设置在该第一芯片62的稳定性，其凸出的侧边630堆叠于该硅凸块64上；该封胶体65形成于该基板61上，并包覆该第一芯片62、该第二芯片63以及该硅凸块64。
4.上述的堆叠式半导体封装结构60经可靠度测试(reliability test)后发现，该硅凸块64与该封胶体65之间产生了脱层现象，导致产品失效，究其原因为该硅凸块64与该封胶体65之间接合力较弱，使产品的可靠度降低；因此，有必要进一步改良现有技术的堆叠式半导体封装结构60。


技术实现要素：

5.有鉴于上述堆叠式半导体封装结构的缺陷，本发明的主要目的为提供一种堆叠式半导体封装结构及其制法，以解决因为脱层现象导致的可靠度下降以及产品失效等问题。
6.欲达上述发明的目的所使用的主要技术手段为令该堆叠式半导体封装结构包含：
7.一基板；
8.一第一芯片，设置于该基板上；
9.至少一支撑垫片，设置于该基板上，并位在该第一芯片的至少一侧边，以与该第一芯片的该至少一侧边保持一间隔；
10.一第二芯片，设置于该第一芯片及该至少一支撑垫片上；以及
11.一封胶体，形成于该基板上，并包覆该第一芯片、该至少一支撑垫片及该第二芯片，且填充该第一芯片与该至少一支撑垫片之间的间隔；其中该封胶体的材质与该至少一支撑垫片的材质相同。
12.本发明的优点在于，借由该至少一支撑垫片支撑堆叠在该第一芯片上方的该第二芯片，加强该堆叠结构的稳固性，同时利用该至少一支撑垫片材质与该封胶体材质相同的特性，加强该支撑垫片与该封胶体之间的接合力，避免于可靠度测试时产生脱层现象，提升产品可靠度。
13.欲达上述发明目的所使用的主要技术手段为令该堆叠式半导体封装结构的制法
包含：a.提供一基板、一第一芯片及至少一支撑垫片；b.将该第一芯片以及该至少一支撑垫片以粘胶固定于该基板上且彼此保持一间隔；c.将一第二芯片以粘胶固定于该第一芯片上及该至少一支撑垫片上；d.将该第一芯片与该第二芯片与该基板形成电连接；以及e.于该基板上形成一封胶体，以包覆该第一芯片、该至少一支撑垫片、该第二芯片，并填充该第一芯片与该至少一支撑垫片之间的间隔；其中该封胶体的材质与该至少一支撑垫片的材质相同。
14.本发明的优点在于，预先准备至少一支撑垫片，并借由该至少一支撑垫片材质与该封胶体材质相同的特性，加强该至少一支撑垫片与该封胶体之间的接合力，以及该至少一支撑垫片与该第二芯片的粘胶之间的接合力，避免于后续的可靠度测试中产生脱层现象，提升产品可靠度。
15.以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
16.图1a为本发明的堆叠式半导体封装结构的第一实施例的立体图。
17.图1b为本发明的堆叠式半导体封装结构的第一实施例的剖面图。
18.图1c为本发明的堆叠式半导体封装结构的第一实施例的俯视平面图。
19.图2a为本发明的堆叠式半导体封装结构的第二实施例的剖面图。
20.图2b为本发明的堆叠式半导体封装结构的第二实施例的俯视平面图。
21.图3a至图3d为本发明的堆叠式半导体封装结构的制法中不同步骤的剖面图。
22.图4a至图4g为本发明的支撑垫片的制法中不同流程步骤的立体图。
23.图5为现有技术的堆叠式半导体封装结构的剖面图。
24.其中，附图标记：
25.1a、1b:堆叠式半导体封装结构
26.10:基板
27.11:第一接垫
28.12:外接垫
29.13:锡球
30.20:第一芯片
31.21:第一粘胶层
32.22:侧边
33.23:第一芯片接垫
34.24:第一导线
35.25:短边
36.30:支撑垫片
37.300、300’:胶体
38.31:第二粘胶层
39.310:粘胶层
40.311:脱膜层
41.32:载板
42.33:顶针
43.34:真空吸嘴
44.40:第二芯片
45.41:短边
46.42:第三粘胶层
47.43:第二芯片接垫
48.44:第二导线
49.45:短边
50.50:封胶体
51.60:堆叠式半导体封装结构
52.61:基板
53.62:第一芯片
54.620:侧边
55.621:接点
56.63:第二芯片
57.630:侧边
58.631:接点
59.64:硅凸块
60.65:封胶体
61.d1:间隔
具体实施方式
62.本发明针对堆叠式半导体封装结构及其制法进行改良，以下谨以多个实施例配合附图详细说明本发明的技术。
63.首先请参阅图1a、图1b及图1c所示，为本发明堆叠式半导体封装结构1a的第一实施例，该堆叠式半导体封装结构1a包含有一基板10、一第一芯片20、两个支撑垫片30、一第二芯片40以及一封胶体50，于本实施例中，该第一芯片20与该第二芯片40交叉堆叠于该基板10上方。
64.上述基板10于表面形成多个第一接垫11，于底面形成多个外接垫12，该些外接垫12与对应的该些第一接垫11形成电连接，并进一步于该些外接垫12分别形成有多个锡球13或金属凸块。于本实施例中，该些第一接垫11分别位在该基板10的表面上的四周边。
65.上述第一芯片20由一第一粘胶层21固定于该基板10上，并进一步于表面形成多个第一芯片接垫23，该些第一芯片接垫23经由多个第一导线24分别电连接至该基板10上对应的该些第一接垫11；于本实施例中，该第一芯片20呈方形，该些第一芯片接垫23分别形成于该第一芯片20表面上的两相对周边，故分别与该基板10表面的对应两相对周边上的该些第一接垫11打线连接；较佳地，该第一粘胶层21为一粘晶薄膜(die attach film；daf)。
66.上述两个支撑垫片30分别设置于该第一芯片20的两相对侧边22，并与该第一芯片20的两相对侧分别保持一间隔d1，该些支撑垫片30分别由一第二粘胶层31固定于该基板10上；于本实施例中，该些支撑垫片30呈长方形并与该第一芯片20厚度相同；较佳地，该第二
粘胶层31为一粘晶薄膜。
67.上述第二芯片40交叉堆叠于该第一芯片20上，即以一第三粘胶层42固定于该第一芯片20以及该些支撑垫片30上，并进一步于表面形成多个第二芯片接垫43，其经由多个第二导线44分别电连接至该基板10上对应的该些第一接垫11；于本实施例中，该第二芯片40呈长方形，该些第二芯片接垫43分别形成于该第二芯片40的两短边41周边，故分别与该基板10表面的对应两相对周边上的该些第一接垫11打线连接，且为了使该第一芯片20的该些第一芯片接垫23露出，该第二芯片40的两短边41设置于该些支撑垫片30上，且该第二芯片40的两短边41宽度与该些支撑垫片30长度相同；较佳地，该第三粘胶层42为一粘晶薄膜。
68.上述封胶体50形成于该基板10上，并包覆该第一芯片20、该些支撑垫片30、该第二芯片40以及该第一芯片20与该些支撑垫片30之间的间隔d1；于本实施例中，该封胶体50材质与该些支撑垫片30材质相同。
69.请参阅图2a及图2b所示，为本发明堆叠式半导体封装结构1b的第二实施例，本实施例的堆叠式半导体封装结构1b与第一实施例的堆叠式半导体封装结构1a大致相同，但是该第一芯片20与该第二芯片40大小相同且交错堆叠，即该第二芯片40一短边叠设在该第一芯片20的一短边25上，不盖合该第一芯片20另一相对短边上的第一芯片接垫23，故该第二芯片40另一相对短边45即叠设在该支撑垫片30上；于本实施例中，该支撑垫片30设置于该第一芯片20的一短边25，并与该第一芯片20保持一间隔d2；该第二芯片40的该些第二芯片接垫43形成于该短边45周边。
70.由上述的说明可知，本发明堆叠式半导体封装结构的两实施例的封胶体50材质与该支撑垫片30材质相同，加强该封胶体50与该支撑垫片30间的接合力，使该堆叠式半导体封装结构1a及1b于可靠度测试时不会产生脱层现象，提升产品的可靠度，且该支撑垫片30材质的表面较现有技术的硅凸块64表面粗糙，与该第三粘胶层42的结合力佳，第三粘胶层42能够更稳固的将该第二芯片40固定于该支撑垫片30上，其间不脱层；此外，该第二芯片40的相对应的短边41或短边45凸出该第一芯片20的相对应的侧边22或相对应的短边25，使该第一芯片20的该些第一芯片接垫23能够露出，并且电连接至该基板10上对应的该些第一接垫11；该支撑垫片30的厚度与该第一芯片20厚度相同，该第二芯片40设置于该支撑垫片30上相对应的侧边宽度与该支撑垫片30长度相同，使该第二芯片40能够稳固的被该支撑垫片30所支撑，避免芯片碎裂(die crack)发生。
71.以上为本发明的堆叠式半导体封装结构的结构说明，以下进一步说明完成该半导体封装结构的详细制法。
72.首先请参阅图3a至3d所示，为本发明堆叠式半导体封装结构制法的一实施例，其包含以下步骤(a)至步骤(e)。
73.于步骤(a)中，首先提供一基板10、一第一芯片20以及两支撑垫片30，其中该基板10于上表面四周形成多个第一接垫11，于底面形成多个外接垫12，该些外接垫12与对应的该些第一接垫11形成电连接，并进一步分别形成有多个锡球13或金属凸块；该第一芯片20于上表面形成多个第一芯片接垫23。
74.如图3a所示的步骤(b)，将该第一芯片20由一第一粘胶层21固定该第一芯片20的下表面于该基板10上，使该第一芯片接垫23朝上露出，该些支撑垫片30分别且间隔d1设置于该第一芯片20的两相对应的侧边22，由一第二粘胶层31固定于该基板10上。
75.如图3b所示的步骤(c)，将一第二芯片40横跨于该第一芯片20上，并由一第三粘胶层42固定该第二芯片40的下表面于该些支撑垫片30以及该第一芯片20上，使该第一芯片20的该些第一芯片接垫23露出，其中该第二芯片40于上表面形成多个第二芯片接垫43。
76.如图3c所示的步骤(d)，将该第一芯片20的该些第一芯片接垫23分别电连接至该基板10上对应的两相对周围的该些第一接垫11，该第二芯片40的该些第二芯片接垫43分别电连接至该基板10上对应的两相对周围的该些第一接垫11；于本实施例中，该第一芯片20以及该第二芯片40以打线接合的方式与该基板10形成电连接。
77.如图3d所示的步骤(e)，于该基板10上形成一封胶体50，并包覆该第一芯片20、该些支撑垫片30、该第二芯片40，并填充该些支撑垫片30以及该第一芯片20之间的间隔d1，完成本实施例的堆叠式半导体封装结构，其中该封胶体50材质与该两个支撑垫片30相同。
78.以上为本发明的堆叠式半导体封装结构的制法说明，以下进一步说明各该支撑垫片30的详细制法。
79.请参阅图4a至图4g所示，为本发明各该支撑垫片30制法的一实施例，其包含以下步骤(a1)至步骤(a5)。
80.如图4a所示的步骤(a1)中，提供一载板32。
81.如图4b所示的步骤(a2)中，于该载板32上形成一胶体300。
82.如图4c所示的步骤(a3)中，于该胶体300上表面依序形成一粘胶层310及一脱膜层311。
83.如图4d以及4e所示的步骤(a4)中，将该胶体300与该载板32分离，使该胶体300的下表面外露并翻转使下表面朝上，于本实施例中，该胶体300的下表面可进一步被研磨，直到该胶体300厚度与该第一芯片20厚度相同。
84.如图4f以及4g所示的步骤(a5)中，自该胶体300的下表面切割该胶体300及该粘胶层310，分离出本发明的多个支撑垫片30，于本实施例中，将切割后的该胶体300’连同该粘胶层310及脱膜层311设置于一舍取装置上，该舍取装置的顶针(pin)33会向上顶撑该脱膜层311，使待舍取的支撑垫片30被顶升，再由上方的真空吸嘴34吸取该待舍取的支撑垫片30，以进行前述说明的本发明堆叠式半导体封装结构制法，即如图2a所示，该些支撑垫片30可使用黏晶(die bond)制程设置于基板10上。
85.综上所述，本发明的堆叠式半导体封装结构借由该至少一支撑垫片支撑堆叠在该第一芯片上方的该第二芯片，加强该堆叠结构的稳固性，同时利用该至少一支撑垫片材质与该封胶体材质相同的特性，加强该至少一支撑垫片与该封胶体之间的接合力，以及该至少一支撑垫片与该第二芯片的粘胶之间的接合力，避免于可靠度测试时产生脱层现象，提升产品可靠度；此外，该支撑垫片的材质成本较现有技术的硅凸块成本低，于量产时也可达到节省成本的效果。
86.当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

技术特征：
1.一种堆叠式半导体封装结构，其特征在于，包括：一基板；一第一芯片，设置于该基板上；至少一支撑垫片，设置于该基板上，并位在该第一芯片的至少一侧边，以与该第一芯片的该至少一侧边保持一间隔；一第二芯片，设置于该第一芯片及该至少一支撑垫片上；以及一封胶体，形成于该基板上，并包覆该第一芯片、该至少一支撑垫片及该第二芯片，且填充该第一芯片与该至少一支撑垫片之间的间隔；其中该封胶体的材质与该至少一支撑垫片的材质相同。2.如权利要求1所述的堆叠式半导体封装结构，其特征在于：该第一芯片由一第一粘胶层固定于该基板上；该至少一支撑垫片由一第二粘胶层固定于该基板上；以及该第二芯片由一第三粘胶层固定于该第一芯片以及该至少一支撑垫片上。3.如权利要求1所述的堆叠式半导体封装结构，其特征在于，该至少一支撑垫片的长度与设置于该至少一支撑垫片上的该第二芯片的部分的宽度相同。4.如权利要求1所述的堆叠式半导体封装结构，其特征在于，该至少一支撑垫片的厚度与该第一芯片的厚度相同。5.如权利要求1至4中任一项所述的堆叠式半导体封装结构，其特征在于，该基板上设置有两个支撑垫片，该两个支撑垫片分别位在该第一芯片的两个相对侧边，以与该第一芯片的两个相对侧边分别保持一间隔；其中该第二芯片设置在该第一芯片及该两个支撑垫片上。6.一种堆叠式半导体封装结构的制法，其特征在于，包括以下步骤：a.提供一基板、一第一芯片及至少一支撑垫片；b.将该第一芯片以及该至少一支撑垫片以粘胶固定于该基板上且彼此保持一间隔；c.将一第二芯片以粘胶固定于该第一芯片上及该至少一支撑垫片上；d.将该第一芯片及该第二芯片与该基板形成电连接；以及e.于该基板上形成一封胶体，以包覆该第一芯片、该至少一支撑垫片、该第二芯片，并填充该第一芯片与该至少一支撑垫片之间的间隔；其中该封胶体的材质与该至少一支撑垫片的材质相同。7.如权利要求6所述的堆叠式半导体封装结构的制法，其特征在于：于上述步骤a中，提供两个支撑垫片；于上述步骤b中，将该两个支撑垫片分别设置于该第一芯片的两个相对应的侧边，并粘着固定于该基板上；以及于上述步骤c中，将该第二芯片以粘胶固定于该第一芯片以及该两个支撑垫片上。8.如权利要求6或7所述的堆叠式半导体封装结构的制法，其特征在于，各该支撑垫片由以下步骤制成：a1.提供一载板；a2.于该载板上形成一胶体；a3.于该胶体的上表面依序形成一粘胶层及一脱膜层；
a4.将该胶体与该载板分离，使该胶体的下表面外露；以及a5.自该胶体的下表面切割该胶体及该粘胶层，以分离出多个支撑垫片。9.如权利要求8所述的堆叠式半导体封装结构的制法，其特征在于，于上述步骤a4中，研磨该胶体的下表面，直到该胶体的厚度与该第一芯片厚度相同为止。10.如权利要求6或7所述的堆叠式半导体封装结构的制法，其特征在于，于上述步骤c中，该至少一支撑垫片的长度与设置于该至少一支撑垫片上的该第二芯片的部分的宽度相同。

技术总结
本发明为一种堆叠式半导体封装结构及其制法，其中该堆叠式半导体封装结构包含一基板、一第一芯片、至少一支撑垫片、一第二芯片以及一封胶体；该第一芯片以及该第二芯片交错堆叠并设置于该基板上；该至少一支撑垫片设置于该基板上，以支撑该第二芯片；该封胶体形成于该基板上，并包覆上述元件，其中该封胶体的材质与该至少一支撑垫片的材质相同；因此，本发明的堆叠式半导体封装结构借由该至少一支撑垫片材质与该封胶体材质相同的特性，加强该支撑垫片与该封胶体之间的接合力，避免于后续的可靠度测试中产生脱层现象，提升产品可靠度。提升产品可靠度。提升产品可靠度。


技术研发人员：龚盈瑝 林佳鸿 姚富渊 刘俊吾
受保护的技术使用者：力成科技股份有限公司
技术研发日：2021.01.06
技术公布日：2022/5/25