半导体结构及其形成方法与流程

1.本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。


背景技术：

2.半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，mosfet(metal-oxide-semiconductor field-effect transistor，mosfet)的沟道长度也相应不断缩短。
3.随着栅电极长度的不断减小，mos晶体管中最严重的寄生电容存在于栅电极与源漏区之上的栓塞(contact-plug)之间，而减少寄生电容是改善小尺寸mos晶体管的响应速度、功耗等的主要方法。
4.但是，目前的mos晶体管结构中侧墙(spacer)的材料一般为氮化硅、氧化硅等，由于氮化硅、氧化硅等材料的介电常数较大，使得栅电极与源漏区的接触栓塞之间的寄生电容较大，增加了器件的延迟和开关功耗。


技术实现要素：

5.本发明解决的技术问题是提供一种半导体结构及其形成方法，以减小寄生电容，减小器件的延迟和开关功耗。
6.为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：衬底；若干位于所述衬底上且相互分立的栅极结构；若干位于所述栅极结构两侧的衬底内的源漏结构；位于所述源漏结构表面的第一导电结构；位于所述栅极结构和所述第一导电结构的侧壁之间的侧墙结构，所述侧墙结构包括空气间隙、以及位于所述空气间隙顶部的密封层，所述密封层用于对所述空气间隙进行密封。
7.可选的，所述侧墙结构还包括：位于所述栅极结构的侧壁上的第一侧墙，所述空气间隙位于所述第一侧墙和第一导电结构的侧壁之间。
8.可选的，所述侧墙结构还包括：位于所述第一侧墙和所述空气间隙之间的刻蚀停止层。
9.可选的，所述侧墙结构还包括：位于所述第一导电结构的侧壁上的第二侧墙，所述空气间隙位于所述第一侧墙和第二侧墙的侧壁之间。
10.可选的，所述侧墙结构还包括：位于所述第一导电结构和所述第二侧墙之间的缓冲层。
11.可选的，在所述栅极结构延伸方向的垂直方向上，所述空气间隙的宽度在50埃以下。
12.可选的，所述栅极结构顶面低于所述侧墙结构顶面；所述半导体结构还包括：位于所述栅极结构顶面的栅保护结构，所述侧墙结构还位于所述栅保护结构的侧壁上。
13.可选的，所述第一导电结构顶面低于所述侧墙结构顶面；所述半导体结构还包括：位于所述第一导电结构顶面的导电保护结构，所述侧墙结构还位于所述导电保护结构的侧
壁上。
14.可选的，还包括：位于所述第一导电结构表面、栅极结构表面和所述空气间隙上的第二介质层，所述第二介质层内具有第二导电开口和第三导电开口，所述第二导电开口暴露出所述栅极结构表面，所述第三导电开口暴露出所述第一导电结构表面；位于所述第二导电开口内的第二导电结构；位于所述第三导电开口内的第三导电结构。
15.可选的，所述衬底包括基底、以及若干位于所述基底上且相互分立的鳍部结构，所述栅极结构横跨若干所述鳍部结构。
16.可选的，所述鳍部结构包括：沿垂直于衬底表面方向的排布的若干层鳍部牺牲层，以及位于相邻鳍部牺牲层之间的纳米片。
17.相应的，本发明的技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成若干相互分立的栅极结构、第一导电结构和侧墙结构，并且，在所述栅极结构两侧的衬底内形成若干源漏结构，所述第一导电结构位于所述源漏结构表面，所述侧墙结构位于所述栅极结构和所述第一导电结构的侧壁之间，所述侧墙结构包括空气间隙、以及位于所述空气间隙顶部的密封层，所述密封层用于对所述空气间隙进行密封。
18.可选的，所述侧墙结构还包括位于所述栅极结构的侧壁上的第一侧墙，所述空气间隙位于所述第一侧墙和第一导电结构的侧壁之间。
19.可选的，所述第一侧墙的材料包括低k介质材料。
20.可选的，所述侧墙结构还包括位于所述第一导电结构的侧壁上的第二侧墙，所述空气间隙位于所述第一侧墙和第二侧墙的侧壁之间。
21.可选的，所述第二侧墙的材料包括低k介质材料、氮化钛或钽和氮化钽的组合。
22.可选的，还包括：在形成所述源漏结构之后，且在形成所述栅极结构之前，在所述衬底上以及所述源漏结构的表面形成第一介质层，所述第一介质层还位于所述第一侧墙的侧壁上。
23.可选的，形成所述第一侧墙的方法包括：在形成所述源漏结构之前，在所述衬底表面形成若干相互分立的伪栅结构；在所述伪栅结构的侧壁上形成所述第一侧墙；形成所述栅极结构的方法包括：在形成所述第一介质层后，去除所述伪栅结构，在所述第一介质层内形成栅开口，所述栅开口暴露出所述第一侧墙的侧壁面；在所述栅开口内形成所述栅极结构。
24.可选的，形成所述第二侧墙的方法包括：在形成所述栅极结构之后，刻蚀所述第一介质层，在所述第一介质层内形成第一导电开口，所述第一导电开口暴露出所述源漏结构表面；在形成所述第一导电结构之前，在所述第一导电开口的侧壁上形成第二侧墙。
25.可选的，形成所述空气间隙和密封层的方法包括：在形成所述第二侧墙之前，在所述第一导电开口的侧壁上形成牺牲层，所述第二侧墙位于所述牺牲层的侧壁表面；在形成所述第一导电结构之后，刻蚀并去除部分或全部所述牺牲层，以形成空气槽；在顶部的空气槽内形成所述密封层。
26.可选的，在刻蚀并去除部分或全部所述牺牲层的工艺中，对所述牺牲层和所述第一侧墙的刻蚀选择比在10:1以上。
27.可选的，在刻蚀并去除部分或全部所述牺牲层的工艺中，对所述牺牲层和所述第二侧墙的刻蚀选择比在10:1以上。
28.可选的，所述牺牲层的厚度范围为10埃至50埃。
29.可选的，所述牺牲层的材料包括硅、氧化硅、碳或金属化合物。
30.可选的，形成所述牺牲层的方法包括：在所述第一导电开口内壁面、栅极结构顶面以及第一侧墙顶面沉积牺牲材料膜；采用各向异性的刻蚀工艺，回刻蚀所述牺牲材料膜，直至去除第一导电开口底面、栅极结构顶面以及第一侧墙顶面的牺牲材料膜，形成所述牺牲层。
31.可选的，所述侧墙结构还包括位于所述空气间隙和第一侧墙之间的刻蚀停止层。
32.可选的，所述刻蚀停止层的形成方法包括：在形成所述第一导电开口之前，在所述衬底表面、源漏结构表面、以及第一侧墙的侧壁上形成初始刻蚀停止层；在形成所述第二侧墙之后，且在形成第一导电结构前，刻蚀源漏结构上的初始刻蚀停止层，直至暴露出所述源漏结构表面。
33.可选的，在刻蚀并去除部分或全部所述牺牲层的工艺中，对所述牺牲层和所述刻蚀停止层的刻蚀选择比在10:1以上。
34.可选的，所述刻蚀停止层的材料包括氮化硅、氮碳氧化硅、碳氧化硅和氮碳硼化硅中的一种或多种的组合。
35.可选的，所述侧墙结构还包括：位于所述第一导电结构和第二侧墙的侧壁之间的缓冲层。
36.可选的，所述缓冲层的材料包括氮化钛、或钽和氮化钽的组合。
37.可选的，还包括：在形成所述空气间隙之前，回刻蚀所述栅极结构；在回刻蚀所述栅极结构之后，在所述栅极结构顶面形成栅保护结构，所述侧墙结构还位于所述栅保护结构的侧壁上。
38.可选的，还包括：在形成所述空气间隙之前，回刻蚀所述第一导电结构；在回刻蚀所述第一导电结构之后，在所述第一导电结构顶面形成导电保护结构，所述侧墙结构还位于所述导电保护结构的侧壁上。
39.可选的，还包括：在所述第一导电结构表面、栅极结构表面和所述密封层上形成第二介质层；在所述第二介质层内形成第二导电开口，所述第二导电开口暴露出所述栅极结构表面；在所述第二导电开口内形成第二导电结构；在所述第二介质层内形成第三导电开口，所述第三导电开口暴露出所述第一导电结构表面；在所述第三导电开口内形成第三导电结构。
40.可选的，所述衬底包括基底、以及若干位于所述基底上且相互分立的鳍部结构，所述栅极结构横跨若干所述鳍部结构。
41.可选的，形成所述密封层的工艺包括不均匀化学气相沉积工艺。
42.可选的，所述密封层的材料包括氮化硅、氧化硅或碳化硅。
43.与现有技术相比，本发明的技术方案具有以下有益效果：
44.本发明技术方案提供的半导体结构中，所述侧墙结构位于所述栅极结构和所述第一导电结构的侧壁之间，并且，所述侧墙结构包括空气间隙、以及位于所述空气间隙顶部的密封层，所述空气间隙能够用于形成“空气侧墙”。由于空气的介电常数很小，因此，“空气侧墙”的存在有利于减小栅极结构与第一导电结构之间的介质的整体介电常数，从而，有利于减小栅极结构与第一导电结构之间产生的寄生电容，进而，减小了延迟和开关功耗，提高了
半导体结构的性能。
45.本发明技术方案提供的半导体结构的形成方法中，在所述栅极结构和所述第一导电结构的侧壁之间形成侧墙结构，并且，所述侧墙结构包括空气间隙、以及位于所述空气间隙顶部的密封层，所述空气间隙能够用于形成“空气侧墙”。由于空气的介电常数很小，因此，“空气侧墙”的存在有利于减小栅极结构与第一导电结构之间的介质的整体介电常数，从而，有利于减小栅极结构与第一导电结构之间产生的寄生电容，进而，减小了延迟和开关功耗，提高了半导体结构的性能。
46.进一步，形成所述空气间隙和密封层的方法包括：在形成所述第二侧墙之前，在所述第一导电开口的侧壁上形成牺牲层，在形成所述第一导电结构之后，刻蚀并去除部分或全部所述牺牲层，以形成空气槽，即：在形成第一侧墙之后，且在形成第一导电结构之前，形成所述牺牲层，并且，在形成第二侧墙之后，刻蚀所述牺牲层。因此，一方面，通过所述第一侧墙，能够在形成牺牲层的工艺中、以及刻蚀牺牲层的工艺中，保护所述栅极结构，减少形成空气间隙的工艺对所述栅极结构造成的损伤，以提高半导体结构的性能。另一方面，通过所述第二侧墙，能够在刻蚀所述牺牲层的工艺中，保护所述第一导电结构，减少形成空气间隙的工艺对所述第一导电结构造成的损伤，以提高半导体结构的性能。不仅如此，由于在形成第一导电结构之前，形成所述牺牲层，因此，减少了形成牺牲层的工艺对第一导电结构造成的损伤，从而，提高了半导体结构的性能。
附图说明
47.图1至图13是本发明一实施例的半导体结构的形成方法各步骤的剖面结构示意图。
具体实施方式
48.如背景技术所述，目前在mos晶体管中使用的侧墙的材料通常为氮化硅、氧化硅等，而氮化硅、氧化硅等材料的介电常数较大，使得半导体器件的寄生电容较大，从而影响半导体器件的电学性能。
49.为了解决上述问题，本发明实施例提供一种半导体结构及其形成方法，由于侧墙结构位于所述栅极结构和所述第一导电结构的侧壁之间，且所述侧墙结构包括空气间隙、以及位于所述空气间隙顶部的密封层，所述密封层用于对所述空气间隙进行密封。因此，所述空气间隙能够用于形成“空气侧墙”，有利于减小栅极结构与第一导电结构之间的介质的整体介电常数，从而，减小寄生电容，减小了延迟和开关功耗，提高了半导体结构的性能。
50.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
51.需要注意的是，本说明书中的“表面”，用于描述空间的相对位置关系，并不限定于是否直接接触。
52.图1至图13是本发明一实施例的半导体结构的形成方法各步骤的剖面结构示意图。
53.请参考图1，提供衬底。
54.在本实施例中，所述衬底包括基底100、以及位于基底100上相互分立的若干鳍部
结构101。
55.所述衬底的材料包括半导体材料。
56.在本实施例中，所述衬底的材料为硅。
57.在其他实施例中，所述衬底的材料包括碳化硅、硅锗、
ⅲ-ⅴ
族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗(goi)等。其中，
ⅲ-ⅴ
族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp等。
58.在其他实施例中，所述鳍部结构包括：沿垂直于基底表面方向的排布的若干层鳍部牺牲层，以及位于相邻鳍部牺牲层之间的纳米片。
59.接着，在所述衬底上形成若干相互分立的栅极结构、第一导电结构和侧墙结构，并且，在所述栅极结构两侧的衬底内形成若干源漏结构，所述第一导电结构位于所述源漏结构表面，所述侧墙结构位于所述栅极结构和所述第一导电结构的侧壁之间，所述侧墙结构包括空气间隙、以及位于所述空气间隙顶部的密封层，所述密封层用于对所述空气间隙进行密封。形成所述栅极结构、第一导电结构、侧墙结构以及源漏结构的详细过程请参考图2至图12。
60.请参考图2，在所述衬底表面形成若干相互分立的伪栅结构110；在所述伪栅结构110的侧壁上形成第一侧墙111；在所述伪栅结构110两侧的衬底内形成若干源漏结构102。
61.在本实施例中，所述伪栅结构110的形成方法包括：在所述基底100上形成覆盖所述鳍部结构101表面的伪栅材料膜(未图示)；图形化所述伪栅材料膜，直至暴露出基底100表面，以在所述基底100上形成若干相互分立的伪栅结构110，所述伪栅结构110横跨若干所述鳍部结构101，并且，所述伪栅结构110顶部表面高于所述鳍部结构101顶部表面。
62.所述伪栅材料膜的形成工艺包括：外延生长工艺或沉积工艺等，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
63.在本实施例中，所述伪栅结构110的材料包括多晶硅。
64.在本实施例中，所述伪栅结构110还在后续形成栅极结构的过程中，用于定义栅极结构的图形。
65.在其他实施例中，直接将所述伪栅结构作为栅极结构。
66.在本实施例中，所述第一侧墙111构成后续形成的侧墙结构的一部分。
67.在本实施例中，在所述伪栅结构110的侧壁上形成所述第一侧墙111的方法包括：在所述基底100表面和所述伪栅结构110表面沉积第一侧墙材料膜(未图示)；采用各向异性的刻蚀工艺，回刻蚀所述第一侧墙材料膜，直至去除所述基底100表面和所述伪栅结构110顶面的第一侧墙材料膜，在所述伪栅结构110的侧壁上形成第一侧墙111。
68.所述第一侧墙材料膜的形成工艺包括沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
69.在本实施例中，所述第一侧墙111的材料包括一种低k介质材料(k小于3.9)、或是多种低k介质材料的组合。所述低k介质材料包括sioc、siocn和sibcn等。
70.在本实施例中，在所述伪栅结构110两侧的衬底内形成若干源漏结构102的方法包括：在形成所述第一侧墙111之后，在所述伪栅结构110两侧的鳍部结构101内形成源漏开口(未图示)；采用外延生长工艺在所述源漏开口内形成源漏结构102。
71.其中，在形成所述源漏结构202的过程中，所述第一侧墙111用于定义源漏结构102
的形成位置。
72.在本实施例中，在形成所述伪栅结构110之前，还在所述基底100表面形成基底介质层(未图示)，所述基底介质层还位于鳍部结构101的部分侧壁面。所述基底介质层的作用在于：使相邻的鳍部结构101之间、以及半导体器件与基底100之间电绝缘。
73.请参考图3，在形成所述源漏结构102之后，在所述衬底上以及所述源漏结构102的表面形成第一介质层113，所述第一介质层113还位于所述第一侧墙112的侧壁上。
74.在本实施例中，所述第一介质层113为后续形成栅极结构和第一导电结构提供支撑。
75.在本实施例中，所述第一介质层113的材料为氧化硅。
76.在其他实施例中，所述第一介质层的材料包括sioch、sioh和sicn中的至少一种。
77.在本实施例中，形成所述第一介质层113的方法包括：在所述伪栅结构110和衬底表面形成第一介质材料层(未图示)，所述第一介质材料层表面高于伪栅结构110顶面；平坦化所述第一介质材料层，直至暴露出所述伪栅结构110顶面。
78.所述第一介质材料层的形成工艺包括：旋涂工艺或沉积工艺等，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
79.平坦化所述第一介质材料层的工艺包括：干法刻蚀工艺、湿法刻蚀工艺或是化学机械研磨工艺等。
80.在本实施例中，在后续刻蚀所述第一介质层113以形成第一导电开口之前，在所述衬底表面、源漏结构102表面、以及第一侧墙111的侧壁上形成初始刻蚀停止层114。
81.所述初始刻蚀停止层114为后续形成刻蚀停止层提供材料。
82.在本实施例中，所述刻蚀停止层构成后续形成的侧墙结构的一部分。
83.所述初始刻蚀停止层114的材料包括氮化硅、氮碳氧化硅、碳氧化硅和氮碳硼化硅中的一种或多种的组合。相应的，所述刻蚀停止层的材料包括氮化硅、氮碳氧化硅、碳氧化硅和氮碳硼化硅中的一种或多种的组合。
84.在本实施例中，所述初始刻蚀停止层114和刻蚀停止层的材料为氮化硅。
85.在其他实施例中，还可以不形成所述初始刻蚀停止层以及刻蚀停止层。
86.具体而言，在本实施例中，形成所述初始刻蚀停止层114的方法包括：在形成所述第一介质层113之前，在所述衬底表面、源漏结构102表面、伪栅结构110顶面、以及第一侧墙111表面形成刻蚀停止材料层(未图示)；在平坦化所述第一介质材料层的同时，平坦化所述刻蚀停止材料层，直至暴露出所述伪栅结构110顶面。
87.由于在形成后续形成第一导电开口之前，在所述衬底表面、源漏结构102表面、以及第一侧墙111的侧壁上形成初始刻蚀停止层114，因此，通过所述初始刻蚀停止层114，减少了刻蚀第一介质层113以形成第一导电开口的过程中，刻蚀工艺对源漏结构102表面、第一侧墙111表面造成的损伤，从而，更好的提高了半导体结构的性能。
88.请参考图4，在形成所述第一介质层113后，去除所述伪栅结构110，在所述第一介质层113内形成栅开口115，所述栅开口115暴露出所述第一侧墙111的侧壁面。
89.所述栅开口115为形成栅极结构提供空间。
90.去除所述伪栅结构110的工艺包括干法刻蚀工艺或是湿法刻蚀工艺中的至少一种。
91.请参考图5，在所述栅开口115内形成栅极结构120，所述栅极结构120横跨若干所述鳍部结构101，所述第一侧墙111位于所述栅极结构120的侧壁上，并且，若干所述源漏结构102位于所述栅极结构120两侧的衬底内。
92.具体而言，在本实施例中，所述栅极结构120包括：位于所述栅开口115内壁面的栅介质层(未图示)、位于所述栅介质层表面的功函数层(未图示)、以及位于所述功函数层表面的栅电极层(未图示)。
93.所述栅介质层的材料包括高介电常数材料(介电常数大于3.9)。所述高介电常数材料包括：二氧化铪、氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等。
94.所述栅电极层的材料包括金属材料，例如：钨、铜、铝、钛和钽中的一种或者几种组合。
95.所述功函数层的材料包括氮化钛、氮化钽或钛铝。
96.形成所述栅极结构120的方法包括：在所述第一介质层113表面和栅开口内壁面形成栅介质材料层(未图示)；在所述栅介质材料层表面形成功函数材料层(未图示)；在所述功函数材料层表面形成栅电极材料层(未图示)，所述栅电极材料层填充满所述栅开口；平坦化所述栅电极材料层、功函数材料层以及栅介质材料层，直至暴露出所述第一介质层113表面，形成所述栅极结构120。
97.请参考图6，回刻蚀所述栅极结构120；在回刻蚀所述栅极结构120之后，在所述栅极结构120顶面形成栅保护结构121，所述第一侧墙111还位于所述栅保护结构121的侧壁上。
98.由于形成了所述栅保护结构121，因此，通过所述栅保护结构121，能够在后续的刻蚀等工艺中保护所述栅极结构120，减少所述刻蚀等工艺对所述栅极结构120造成的损伤，从而，提高了半导体结构的性能。
99.在本实施例中，所述栅保护结构121的材料包括氮化硅。
100.在其他实施例中，所述栅保护结构的材料包括sicon、sico或sibcn中的一种或多种的组合。
101.在本实施例中，回刻蚀所述栅极结构120的工艺包括干法刻蚀工艺或是湿法刻蚀工艺中的至少一种。
102.具体而言，形成所述栅保护结构121的方法包括：回刻蚀所述栅极结构120，在所述第一介质层113内形成了栅保护结构开口(未图示)，所述栅保护结构开口暴露出所述栅极结构120顶面；在所述栅保护结构开口内、以及所述第一介质层113表面形成栅保护结构材料层(未图示)，所述栅保护结构材料层填充满所述栅保护结构开口；平坦化所述栅保护结构材料层，直至暴露出所述第一介质层113表面，以在所述栅极结构120顶面形成所述栅保护结构121。
103.需要说明的是，由于所述第一侧墙111位于所述栅保护结构121的侧壁上，并且，所述第一侧墙111构成后续形成的侧墙结构的一部分，因此，所述侧墙结构也位于所述栅保护结构121的侧壁上。
104.在其他实施例中，不形成栅保护结构。
105.请参考图7，在形成所述栅极结构120之后，刻蚀所述第一介质层113，在所述第一
介质层113内形成第一导电开口116，所述第一导电开口116暴露出所述源漏结构102表面。
106.在本实施例中，由于形成了所述初始刻蚀停止层114，因此，所述第一导电开口116暴露出所述源漏结构102表面的刻蚀停止层114。
107.在本实施例中，所述第一导电开口116还暴露出所述初始刻蚀停止层114的侧壁面。
108.所述第一导电开口116为后续形成第一导电结构提供空间。
109.在本实施例中，刻蚀所述第一介质层113的工艺包括干法刻蚀工艺或是湿法刻蚀工艺中的一种。
110.请参考图8，在所述第一导电开口116的侧壁上形成牺牲层117；在形成所述牺牲层117之后，在所述第一导电开口116的侧壁上形成第二侧墙130。
111.通常，在形成栅极结构120之后，为了减少对栅极结构120的材料的影响，后续工艺中的温度通常低于形成栅极结构120的过程中的工艺的温度。在本实施例中，由于在形成栅极结构120之后形成牺牲层117，因此，避免了形成栅极结构120的工艺中的高温对牺牲层117的材料的影响，减少了牺牲层117的材料受到高温影响后，扩散并影响栅极结构120、第一侧墙111等半导体结构的电学特性的风险，提高了半导体结构的性能和可靠性。不仅如此，在本实施例中，由于在形成所述牺牲层117之前，形成所述第一侧墙111，因此，通过所述第一侧墙111，能够在形成牺牲层117的工艺中、以及后续刻蚀牺牲层的工艺中，保护所述栅极结构120，减少形成空气间隙的工艺对所述栅极结构120造成的损伤，以提高半导体结构的性能。
112.在本实施例中，所述牺牲层117的材料包括硅。
113.在其他实施例中，所述牺牲层的材料包括：氧化硅、碳或金属化合物。
114.在本实施例中，在垂直于所述第一导电开口116侧壁面的方向上，所述牺牲层117的厚度范围为10埃至50埃。
115.所述牺牲层117的厚度过小，则所述牺牲层117占据的空间深高比过大，导致去除所述牺牲层117的刻蚀工艺难度过大，难以将所述牺牲层117完全去除或大部分去除，以形成更大的空气间隙，不利于更多地减小寄生电容、更好地提高半导体结构的性能。所述牺牲层117过后，则所述牺牲层117占据过多空间，增加了后续填充第一导电结构的材料时，所述第一导电开口116的深宽比，增大了填充第一导电结构的材料的难度，容易导致所形成的第一导电结构内具有空洞等缺陷，造成半导体结构的性能变差。因此，选择合适的牺牲层117的厚度，即，牺牲层117的厚度范围为10埃至50埃时，一方面，能够降低后续去除牺牲层117的刻蚀难度，形成更大的空气间隙，以利于减小寄生电容，更好地提高半导体结构的性能；另一方面，减小了填充第一导电结构的材料的难度，以利于形成缺陷更少、质量更好的第一导电结构，从而，提高了半导体结构的性能。
116.在本实施例中，形成所述牺牲层117的方法包括：在所述第一导电开口116内壁面、栅极结构120顶面以及第一侧墙111顶面沉积牺牲材料膜(未图示)；采用各向异性的刻蚀工艺，回刻蚀所述牺牲材料膜，直至去除第一导电开口116底面、栅极结构120顶面以及第一侧墙111顶面的牺牲材料膜，以在所述第一导电开口116的侧壁上形成所述牺牲层117。
117.具体而言，在本实施例中，第二侧墙130位于牺牲层117的侧壁表面。
118.在本实施例中，所述第二侧墙130构成后续形成的侧墙结构的一部分。
119.在其他实施例中，可以不形成所述第二侧墙130，并且，将后续形成的缓冲层作为第二侧墙，以构成所述侧墙结构的一部分。
120.在本实施例中，所述第二侧墙130的材料包括一种低k介质材料(k小于3.9)、或是多种低k介质材料的组合。所述低k介质材料包括sioc、siocn和sibcn等。
121.从而，通过采用所述低介电常数的材料，在形成具有所述空气间隙的侧墙结构的基础上，更进一步的降低侧墙结构的介电常数，以降低寄生电容、减小器件的延迟和开关功耗，提高半导体结构的性能。
122.在其他实施例中，将后续形成的缓冲层作为第二侧墙，所述第二侧墙的材料包括氮化钛、或者钽和氮化钽的组合，即，所述缓冲层的材料包括氮化钛、或者钽和氮化钽的组合。
123.形成所述第二侧墙130的方法包括：在形成所述牺牲层117之后，在所述第一导电开口116内壁面、栅保护结构121顶面、第一侧墙111顶面、牺牲层117顶面、以及初始刻蚀停止层114顶面沉积第二侧墙材料膜(未图示)；采用各向异性的刻蚀工艺，回刻蚀所述第二侧墙材料膜，直至去除第一导电开口116底面、栅保护结构121顶面、第一侧墙111顶面、牺牲层117顶面、以及初始刻蚀停止层114顶面的第二侧墙材料膜，以在所述牺牲层117的侧壁表面形成所述第二侧墙130。
124.在本实施例中，在形成所述第二侧墙130之后，且在后续形成第一导电结构之前，刻蚀源漏结构102上的初始刻蚀停止层114，直至暴露出所述源漏结构102表面，形成刻蚀停止层140。
125.一方面，由于在形成所述第二侧墙130之后，且在后续形成第一导电结构之前，刻蚀所述初始刻蚀停止层114，直至暴露出源漏结构102表面，因此，通过所述初始刻蚀停止层114，减少了刻蚀牺牲材料膜的过程中、以及刻蚀第二侧墙材料膜的过程中，刻蚀工艺对源漏结构102表面、第一侧墙111表面造成的损伤，从而，更好的提高了半导体结构的性能。另一方面，通过所述刻蚀停止层114，还能够在后续去除牺牲层117以形成空气槽的刻蚀过程中，减少所述刻蚀过程对第一侧墙111侧壁面的损失，从而，提高了半导体结构的性能。
126.在本实施例中，在刻蚀所述牺牲材料膜的工艺中，对所述牺牲材料膜和所述初始刻蚀停止层114的刻蚀选择比在10:1以上。从而，通过较大的刻蚀选择比，能够减少在刻蚀牺牲材料膜的过程中，对所述初始刻蚀停止层114造成的损伤，使得所述初始刻蚀停止层114能够更好地保护所述第一侧墙111、栅极结构120以及源漏结构102。
127.请参考图9，在所述衬底上形成第一导电结构150，所述第一导电结构150位于所述源漏结构102表面，所述第二侧墙130位于所述第一导电结构150的侧壁上。
128.由于在后续刻蚀所述牺牲层117前形成第一导电结构150，并且，所述第二侧墙130位于所述第一导电结构150的侧壁上，因此，通过所述第二侧墙130，能够在刻蚀所述牺牲层117的工艺中，保护所述第一导电结构150，减少形成空气间隙的工艺对所述第一导电结构150造成的损伤，以提高半导体结构的性能。不仅如此，由于在形成第一导电结构150之前，形成所述牺牲层117，因此，还减少了形成牺牲层117的工艺对第一导电结构150造成的损伤，从而，提高了半导体结构的性能。
129.具体而言，在本实施例中，形成所述第一导电结构150的方法包括：在形成所述第二侧墙130之后，在所述第一导电开口116内、以及栅保护结构121顶面、第一侧墙111顶面、
牺牲层117顶面、以及第二侧墙130顶面形成第一导电结构材料层(未图示)，所述第一导电材料层填充满所述第一导电开口116；平坦化所述第一导电材料层，直至暴露出所述栅保护结构121顶面、第一侧墙111顶面、牺牲层117顶面、以及第二侧墙130顶面，在所述第一导电开口116内形成第一导电结构150。
130.在本实施例中，形成所述第一导电结构材料层的工艺包括沉积工艺，例如是化学气相沉积工艺、物理气相沉积工艺或是原子层沉积工艺等。
131.在其他实施例中，形成第一导电结构的材料的工艺包括选择性金属化学镀工艺等。
132.在本实施例中，平坦化所述第一导电结构材料层的工艺包括干法刻蚀工艺、湿法刻蚀工艺或是化学机械研磨工艺中的一种。
133.在本实施例中，在形成所述第一导电结构材料层之前，在暴露的源漏结构102表面形成接触层(未图示)。从而，通过所述接触层，能够减少所述第一导电结构150与所述源漏结构102之间的接触电阻，提高了半导体结构的性能。
134.在其他实施例中，不形成所述接触层。
135.在本实施例中，所述接触层的材料包括金属硅化物。
136.在本实施例中，在形成所述接触层后，且在形成第一导电结构150之前，在所述第二侧墙130的侧壁上形成缓冲层151。
137.从而，通过所述缓冲层151，能够阻挡形成的第一导电结构150的材料中的金属原子或金属离子向外扩散，减少所述扩散对半导体结构中的器件的电学特性的影响，从而，提高了半导体结构的性能和可靠性。
138.在本实施例中，所述缓冲层151构成后续形成的侧墙结构的一部分。
139.在本实施例中，所述缓冲层151的材料包括氮化钛、或钽和氮化钽的组合。
140.在本实施例中，形成所述缓冲层151的方法包括：在所述接触层表面、第二侧墙130表面、栅保护结构121顶面、第一侧墙111顶面、以及牺牲层117顶面形成缓冲材料膜(未图示)；采用各向异性的刻蚀工艺，刻蚀所述缓冲材料膜，直至去除水平方向上的缓冲材料膜，在所述第二侧墙130的侧壁上形成所述缓冲层151。
141.在其他实施例中，不形成所述缓冲层。
142.请参考图10，在后续形成空气间隙之前，回刻蚀所述第一导电结构150；在回刻蚀所述第一导电结构150之后，在所述第一导电结构150顶面形成导电保护结构152，所述第二侧墙130还位于所述导电保护结构152的侧壁上。
143.由于形成了所述导电保护结构152，因此，通过所述导电保护结构152，能够在后续的刻蚀牺牲层117的工艺中，保护所述第一导电结构150，减少所述刻蚀等工艺对所述栅极结构120造成的损伤，从而，提高了半导体结构的性能。
144.在本实施例中，回刻蚀所述第一导电结构150的工艺包括干法刻蚀工艺或是湿法刻蚀工艺中的至少一种。
145.具体而言，形成所述导电保护结构152的方法包括：回刻蚀所述第一导电结构150，在所述第一介质层113内形成了导电保护结构开口(未图示)，所述导电保护结构开口暴露出所述第一导电结构150顶面；在所述导电保护结构开口内、以及所述第一介质层113表面形成导电保护结构材料层(未图示)，所述导电保护结构材料层填充满所述导电保护结构开
口；平坦化所述导电保护结构材料层，直至暴露出所述第一介质层113表面，以在所述第一导电结构150顶面形成所述导电保护结构152。
146.需要说明的是，由于所述第二侧墙130位于所述导电保护结构152的侧壁上，并且，所述第二侧墙130构成后续形成的侧墙结构的一部分，因此，所述侧墙结构还位于所述导电保护结构152的侧壁上。
147.在其他实施例中，不形成导电保护结构。
148.请参考图11，在形成所述第一导电结构150之后，刻蚀并去除部分或全部所述牺牲层117，以形成空气槽118。
149.具体而言，在本实施例中，完全去除所述牺牲层117。
150.在本实施例中，由于完全去除了牺牲层117，因此，能够最大限度的增大空气槽118的空间，从而，有利于形成更大的空气间隙，以更多地降低侧墙结构地介电系数、降低寄生电容。
151.在其他实施例中，当侧墙结构中，除了空气间隙以外的部分的介电常数在4以下时，部分去除所述牺牲层。一方面，由于侧墙结构中，除了空气间隙以外的部分的介电常数在4以下，即，侧墙结构中，除了空气间隙以外的部分的介电常数较小。因此，在基于侧墙结构中除了空气间隙以外的部分的介电常数较小的基础上，增加了空气间隙后，能够减小并实现使侧墙结构的介电常数在预设介电常数范围内，从而，满足对器件的寄生电容大小的设计要求。
152.在本实施例中，在刻蚀并去除部分或全部所述牺牲层的工艺中，对所述牺牲层和所述刻蚀停止层140的刻蚀选择比在10:1以上。从而，通过较大的刻蚀选择比，能够在刻蚀所述牺牲层的同时，减少对刻蚀停止层140的损伤，从而，一方面，能够使所述刻蚀停止层140更好地保护所述栅极结构120和第一侧墙111，减少所述刻蚀过程对栅极结构120和第一侧墙111造成的损伤，提高半导体结构的性能；另一方面，通过减少所述刻蚀过程对所述刻蚀停止层140的损伤，减少了所述刻蚀过程对半导体结构的电学特性的影响，提高半导体结构的性能和可靠性。
153.在本实施例中，在刻蚀并去除部分或全部所述牺牲层117的工艺中，对所述牺牲层117和所述第二侧墙130的刻蚀选择比在10:1以上。从而，通过较大的刻蚀选择比，能够在刻蚀所述牺牲层117的同时，减少对第二侧墙130的损伤，从而，一方面，能够使所述第二侧墙130更好地保护所述第一导电结构150，减少所述刻蚀过程对第一导电结构150造成的损伤，提高半导体结构的性能；另一方面，通过减少所述刻蚀过程对所述第二侧墙130的损伤，减少了所述刻蚀过程对半导体结构的电学特性的影响，提高半导体结构的性能和可靠性。
154.同样的，在其他实施例中，当直接将缓冲层作为第二侧墙时，在刻蚀并去除部分或全部所述牺牲层的工艺中，对所述牺牲层和所述缓冲层的刻蚀选择比在10:1以上。
155.同样的，在其他实施例中，当不形成刻蚀停止层时，在刻蚀并去除部分或全部所述牺牲层的工艺中，对所述牺牲层和所述第一侧墙的刻蚀选择比在10:1以上。
156.刻蚀所述牺牲层117的工艺包括干法刻蚀工艺或是湿法刻蚀工艺中的一种，例如是反应离子刻蚀工艺(rie)、气相湿法刻蚀工艺(vapor wet)或是远程等离子体刻蚀工艺(remote plasma)。
157.在本实施例中，刻蚀所述牺牲层117的工艺包括气相湿法刻蚀工艺。
158.所述气相湿法刻蚀工艺的参数包括：压强范围为10毫托至100毫托；采用的气体包括nh3和hf；反应温度范围为35℃至100℃；后置加热温度范围为120℃至300℃。
159.具体而言，在本实施例中，通过使所述气相湿法刻蚀工艺的压强范围为10毫托至100毫托，使所述气相湿法刻蚀工艺中的刻蚀副产物的积聚速率得到控制，因此，所述牺牲层117的刻蚀速率和刻蚀均匀性能够得到更好的控制，以提高所形成的空气槽118的内壁面的表面粗糙度、以及在垂直于衬底表面的方向上各个空气槽118的深度之间的一致性，从而，提高了半导体结构的性能和可靠性。
160.在本实施例中，通过使采用气体包括nh3、hf，并且使反应温度范围为35℃至100℃，实现了对牺牲层117和第二侧墙130之间的刻蚀选择比大小、以及牺牲层117和刻蚀停止层140之间的刻蚀选择比大小的控制，即，牺牲层117和第二侧墙130之间的刻蚀选择比、以及牺牲层117和刻蚀停止层140之间的刻蚀选择比在预设范围之内。
161.在本实施例中，通过使后置加热温度范围为120℃至300℃，实现对气相湿法刻蚀工艺中的刻蚀副产物的去除。
162.请参考图12，在顶部的空气槽118内形成密封层161，从而，形成侧墙结构200。
163.具体而言，所述侧墙结构200位于所述栅极结构120和所述第一导电结构150的侧壁之间，所述侧墙结构200包括空气间隙160、以及位于所述空气间隙160顶部的密封层161，所述密封层161用于对所述空气间隙160进行密封。
164.由于在所述栅极结构120和所述第一导电结构150的侧壁之间形成侧墙结构200，并且，所述侧墙结构200包括空气间隙160、以及位于所述空气间隙160顶部的密封层161，因此，所述空气间隙能够用于形成“空气侧墙”。由于空气的介电常数很小，因此，“空气侧墙”的存在有利于减小栅极结构120与第一导电结构150之间的介质的整体介电常数，从而，有利于减小栅极结构120与第一导电结构150之间产生的寄生电容，进而，减小了延迟和开关功耗，提高了半导体结构的性能。
165.具体而言，在本实施例中，所述侧墙结构200还包括：所述第一侧墙111，所述空气间隙160位于所述第一侧墙111和第一导电结构150的侧壁之间；位于所述第一导电结构150的侧壁上的第二侧墙130，所述空气间隙160位于所述第一侧墙111和第二侧墙130的侧壁之间；位于所述空气间隙160和第一侧墙111之间的刻蚀停止层140；位于所述第一导电结构150和第二侧墙130的侧壁之间的缓冲层151。
166.在本实施例中，形成所述密封层161的工艺包括不均匀化学气相沉积工艺(non-conformal deposition process)。
167.所述密封层161的材料包括氮化硅、氧化硅或碳化硅。
168.请参考图13，在所述第一导电结构150表面、栅极结构120表面和所述密封层161上形成第二介质层210；在所述第二介质层210内形成第二导电开口(未图示)，所述第二导电开口暴露出所述栅极结构120表面；在所述第二导电开口内形成第二导电结构220；在所述第二介质层210内形成第三导电开口(未图示)，所述第三导电开口暴露出所述第一导电结构150表面；在所述第三导电开口内形成第三导电结构230。
169.具体而言，形成所述第二导电开口的方法包括：在所述第二介质层210表面形成第二导电开口掩膜层，所述第二导电开口掩膜层暴露出所述栅极结构120上的第二介质层210表面；以所述第二导电开口掩膜层、以及所述第一侧墙111为掩膜，刻蚀所述第二介质层210
和栅保护结构121，直至暴露出所述栅极结构120顶面。
170.形成所述第二导电结构220的方法包括：在所述第二导电开口内以及第二介质层210表面形成第二导电结构材料层；平坦化所述第二导电结构材料层，直至暴露出所述第二介质层210表面，以形成第二导电结构220。
171.形成所述第三导电开口的方法包括：在所述第二介质层210表面形成第三导电开口掩膜层，所述第三导电开口掩膜层暴露出所述第一导电结构150上的第二介质层210表面；以所述第三导电开口掩膜层、以及所述第二侧墙130为掩膜，刻蚀所述第二介质层210和导电保护结构152，直至暴露出所述第一导电结构150顶面。
172.形成所述第三导电结构230的方法包括：在所述第二导电开口内形成所述第二导电结构材料层的同时，在所述第三导电开口内形成第二导电结构材料层；平坦化所述第二导电结构材料层，直至暴露出所述第二介质层210表面，以形成第二导电结构220的同时，形成第三导电结构230。
173.相应的，本发明一实施例还提供了一种上述方法所形成的半导体结构，请继续参考图12，包括：衬底；若干位于所述衬底上且相互分立的栅极结构120；若干位于所述栅极结构120两侧的衬底内的源漏结构102；位于所述源漏结构102表面的第一导电结构150；位于所述栅极结构120和所述第一导电结构150的侧壁之间的侧墙结构200，所述侧墙结构200包括空气间隙160、以及位于所述空气间隙160顶部的密封层161，所述密封层161用于对所述空气间隙160进行密封。
174.由于所述侧墙结构200位于所述栅极结构120和所述第一导电结构150的侧壁之间，并且，所述侧墙结构200包括空气间隙160、以及位于所述空气间隙160顶部的密封层161，所述空气间隙160能够用于形成“空气侧墙”。由于空气的介电常数很小，因此，“空气侧墙”的存在有利于减小栅极结构120与第一导电结构150之间的介质的整体介电常数，从而，有利于减小栅极结构120与第一导电结构150之间产生的寄生电容，进而，减小了延迟和开关功耗，提高了半导体结构的性能。
175.在本实施例中，所述衬底包括基底100、以及位于基底100上相互分立的若干鳍部结构101。
176.所述衬底的材料包括半导体材料。
177.在本实施例中，所述衬底的材料为硅。
178.在其他实施例中，所述衬底的材料包括碳化硅、硅锗、
ⅲ-ⅴ
族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗(goi)等。其中，
ⅲ-ⅴ
族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp等。
179.在其他实施例中，所述鳍部结构包括：沿垂直于基底表面方向的排布的若干层鳍部牺牲层，以及位于相邻鳍部牺牲层之间的纳米片。
180.在本实施例中，所述栅极结构120包括：位于所述栅开口115(如图4所示)内壁面的栅介质层(未图示)、位于所述栅介质层表面的功函数层(未图示)、以及位于所述功函数层表面的栅电极层(未图示)。
181.所述栅介质层的材料包括高介电常数材料(介电常数大于3.9)。所述高介电常数材料包括：二氧化铪、氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等。
182.所述栅电极层的材料包括金属材料，例如：钨、铜、铝、钛和钽中的一种或者几种组合。
183.所述功函数层的材料包括氮化钛、氮化钽或钛铝。
184.在本实施例中，在所述栅极结构120延伸方向的垂直方向上，所述空气间隙160的宽度在50埃以下。
185.在本实施例中，所述密封层161的材料包括氮化硅、氧化硅或碳化硅。
186.在本实施例中，所述侧墙结构200还包括：位于所述栅极结构120的侧壁上的第一侧墙111，所述空气间隙160位于所述第一侧墙111和第一导电结构150的侧壁之间。
187.在本实施例中，所述第一侧墙111的材料包括一种低k介质材料(k小于3.9)、或是多种低k介质材料的组合。所述低k介质材料包括sioc、siocn和sibcn等。
188.在本实施例中，所述侧墙结构200还包括：位于所述空气间隙160和第一侧墙111之间的刻蚀停止层140。
189.所述刻蚀停止层140的材料包括氮化硅、氮碳氧化硅、碳氧化硅和氮碳硼化硅中的一种或多种的组合。
190.在本实施例中，所述刻蚀停止层140的材料为氮化硅。
191.在其他实施例中，所述侧墙结构不包括所述刻蚀停止层。
192.在本实施例中，所述侧墙结构200还包括：位于所述第一导电结构150的侧壁上的第二侧墙130，所述空气间隙160位于所述第一侧墙111和第二侧墙130的侧壁之间。
193.在本实施例中，所述第二侧墙130的材料包括一种低k介质材料(k小于3.9)、或是多种低k介质材料的组合。所述低k介质材料包括sioc、siocn和sibcn等。
194.在其他实施例中，不具有所述第二侧墙130，并且，将缓冲层作为第二侧墙，以构成所述侧墙结构200的一部分。所述第二侧墙的材料包括氮化钛、或者钽和氮化钽的组合，即，所述缓冲层的材料包括氮化钛、或者钽和氮化钽的组合。
195.在本实施例中，所述侧墙结构200还包括：位于所述第一导电结构150和第二侧墙130的侧壁之间的缓冲层151。
196.在本实施例中，所述缓冲层151的材料包括氮化钛、或钽和氮化钽的组合。在其他实施例中，不具有所述缓冲层。
197.在本实施例中，所述栅极结构120顶面低于所述侧墙结构200顶面；所述半导体结构还包括：位于所述栅极结构120顶面的栅保护结构121，所述侧墙结构200还位于所述栅保护结构121的侧壁上。
198.在本实施例中，所述栅保护结构121的材料包括氮化硅。
199.在其他实施例中，所述栅保护结构的材料包括sicon、sico或sibcn中的一种或多种的组合。
200.在其他实施例中，不具有栅保护结构。
201.在本实施例中，所述第一导电结构150顶面低于所述侧墙结构200顶面；所述半导体结构还包括：位于所述第一导电结构150顶面的导电保护结构152，所述侧墙结构200还位于所述导电保护结构152的侧壁上。
202.在其他实施例中，不具有导电保护结构。
203.在本实施例中，所示半导体结构还包括：位于源漏结构102与第一导电结构150之
间的接触层(未图示)。从而，通过所述接触层，能够减少所述第一导电结构150与所述源漏结构102之间的接触电阻，提高了半导体结构的性能。
204.在其他实施例中，不具有所述接触层。
205.在本实施例中，所述接触层的材料包括金属硅化物。
206.在本实施例中，所述半导体结构还包括：位于所述基底100表面的基底介质层(未图示)，所述基底介质层还位于鳍部结构101的部分侧壁面。
207.在另一实施例中，如图13所示，所述半导体结构还包括：位于所述第一导电结构150表面、栅极结构120表面和所述空气间隙160上的第二介质层200，所述第二介质层200内具有第二导电开口(未图示)和第三导电开口(未图示)，所述第二导电开口暴露出所述栅极结构120表面，所述第三导电开口暴露出所述第一导电结构150表面；位于所述第二导电开口内的第二导电结构220；位于所述第三导电开口内的第三导电结构230。
208.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

技术特征：
1.一种半导体结构，其特征在于，包括：衬底；若干位于所述衬底上且相互分立的栅极结构；若干位于所述栅极结构两侧的衬底内的源漏结构；位于所述源漏结构表面的第一导电结构；位于所述栅极结构和所述第一导电结构的侧壁之间的侧墙结构，所述侧墙结构包括空气间隙、以及位于所述空气间隙顶部的密封层，所述密封层用于对所述空气间隙进行密封。2.如权利要求1所述的半导体结构，其特征在于，所述侧墙结构还包括：位于所述栅极结构的侧壁上的第一侧墙，所述空气间隙位于所述第一侧墙和第一导电结构的侧壁之间。3.如权利要求2所述的半导体结构，其特征在于，所述侧墙结构还包括：位于所述第一侧墙和所述空气间隙之间的刻蚀停止层。4.如权利要求2所述的半导体结构，其特征在于，所述侧墙结构还包括：位于所述第一导电结构的侧壁上的第二侧墙，所述空气间隙位于所述第一侧墙和第二侧墙的侧壁之间。5.如权利要求4所述的半导体结构，其特征在于，所述侧墙结构还包括：位于所述第一导电结构和所述第二侧墙之间的缓冲层。6.如权利要求1所述的半导体结构，其特征在于，在所述栅极结构延伸方向的垂直方向上，所述空气间隙的宽度在50埃以下。7.如权利要求1所述的半导体结构，其特征在于，所述栅极结构顶面低于所述侧墙结构顶面；所述半导体结构还包括：位于所述栅极结构顶面的栅保护结构，所述侧墙结构还位于所述栅保护结构的侧壁上。8.如权利要求1所述的半导体结构，其特征在于，所述第一导电结构顶面低于所述侧墙结构顶面；所述半导体结构还包括：位于所述第一导电结构顶面的导电保护结构，所述侧墙结构还位于所述导电保护结构的侧壁上。9.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第一导电结构表面、栅极结构表面和所述空气间隙上的第二介质层，所述第二介质层内具有第二导电开口和第三导电开口，所述第二导电开口暴露出所述栅极结构表面，所述第三导电开口暴露出所述第一导电结构表面；位于所述第二导电开口内的第二导电结构；位于所述第三导电开口内的第三导电结构。10.如权利要求1所述的半导体结构，其特征在于，所述衬底包括基底、以及若干位于所述基底上且相互分立的鳍部结构，所述栅极结构横跨若干所述鳍部结构。11.如权利要求10所述的半导体结构，其特征在于，所述鳍部结构包括：沿垂直于衬底表面方向的排布的若干层鳍部牺牲层，以及位于相邻鳍部牺牲层之间的纳米片。12.一种半导体结构的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成若干相互分立的栅极结构、第一导电结构和侧墙结构，并且，在所述栅极结构两侧的衬底内形成若干源漏结构，所述第一导电结构位于所述源漏结构表面，所述侧墙结构位于所述栅极结构和所述第一导电结构的侧壁之间，所述侧墙结构包括空气间隙、以及位于所述空气间隙顶部的密封层，所述密封层用于对所述空气间隙进行密封。13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述侧墙结构还包括位
于所述栅极结构的侧壁上的第一侧墙，所述空气间隙位于所述第一侧墙和第一导电结构的侧壁之间。14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第一侧墙的材料包括低k介质材料。15.如权利要求13所述的半导体结构的形成方法，其特征在于，所述侧墙结构还包括位于所述第一导电结构的侧壁上的第二侧墙，所述空气间隙位于所述第一侧墙和第二侧墙的侧壁之间。16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第二侧墙的材料包括低k介质材料、氮化钛或钽和氮化钽的组合。17.如权利要求15所述的半导体结构的形成方法，其特征在于，还包括：在形成所述源漏结构之后，且在形成所述栅极结构之前，在所述衬底上以及所述源漏结构的表面形成第一介质层，所述第一介质层还位于所述第一侧墙的侧壁上。18.如权利要求17所述的半导体结构的形成方法，其特征在于，形成所述第一侧墙的方法包括：在形成所述源漏结构之前，在所述衬底表面形成若干相互分立的伪栅结构；在所述伪栅结构的侧壁上形成所述第一侧墙；形成所述栅极结构的方法包括：在形成所述第一介质层后，去除所述伪栅结构，在所述第一介质层内形成栅开口，所述栅开口暴露出所述第一侧墙的侧壁面；在所述栅开口内形成所述栅极结构。19.如权利要求17所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙的方法包括：在形成所述栅极结构之后，刻蚀所述第一介质层，在所述第一介质层内形成第一导电开口，所述第一导电开口暴露出所述源漏结构表面；在形成所述第一导电结构之前，在所述第一导电开口的侧壁上形成第二侧墙。20.如权利要求19所述的半导体结构的形成方法，其特征在于，形成所述空气间隙和密封层的方法包括：在形成所述第二侧墙之前，在所述第一导电开口的侧壁上形成牺牲层，所述第二侧墙位于所述牺牲层的侧壁表面；在形成所述第一导电结构之后，刻蚀并去除部分或全部所述牺牲层，以形成空气槽；在顶部的空气槽内形成所述密封层。21.如权利要求20所述的半导体结构的形成方法，其特征在于，在刻蚀并去除部分或全部所述牺牲层的工艺中，对所述牺牲层和所述第一侧墙的刻蚀选择比在10:1以上。22.如权利要求20所述的半导体结构的形成方法，其特征在于，在刻蚀并去除部分或全部所述牺牲层的工艺中，对所述牺牲层和所述第二侧墙的刻蚀选择比在10:1以上。23.如权利要求20所述的半导体结构的形成方法，其特征在于，所述牺牲层的厚度范围为10埃至50埃。24.如权利要求20所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括硅、氧化硅、碳或金属化合物。25.如权利要求20所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的方法包括：在所述第一导电开口内壁面、栅极结构顶面以及第一侧墙顶面沉积牺牲材料膜；采用各向异性的刻蚀工艺，回刻蚀所述牺牲材料膜，直至去除第一导电开口底面、栅极结构顶面以及第一侧墙顶面的牺牲材料膜，形成所述牺牲层。26.如权利要求25所述的半导体结构的形成方法，其特征在于，所述侧墙结构还包括位于所述空气间隙和第一侧墙之间的刻蚀停止层。
27.如权利要求26所述的半导体结构的形成方法，其特征在于，所述刻蚀停止层的形成方法包括：在形成所述第一导电开口之前，在所述衬底表面、源漏结构表面、以及第一侧墙的侧壁上形成初始刻蚀停止层；在形成所述第二侧墙之后，且在形成第一导电结构前，刻蚀源漏结构上的初始刻蚀停止层，直至暴露出所述源漏结构表面。28.如权利要求27所述的半导体结构的形成方法，其特征在于，在刻蚀并去除部分或全部所述牺牲层的工艺中，对所述牺牲层和所述刻蚀停止层的刻蚀选择比在10:1以上。29.如权利要求26所述的半导体结构的形成方法，其特征在于，所述刻蚀停止层的材料包括氮化硅、氮碳氧化硅、碳氧化硅和氮碳硼化硅中的一种或多种的组合。30.如权利要求15所述的半导体结构的形成方法，其特征在于，所述侧墙结构还包括：位于所述第一导电结构和第二侧墙的侧壁之间的缓冲层。31.如权利要求30所述的半导体结构的形成方法，其特征在于，所述缓冲层的材料包括氮化钛、或钽和氮化钽的组合。32.如权利要求12所述的半导体结构的形成方法，其特征在于，还包括：在形成所述空气间隙之前，回刻蚀所述栅极结构；在回刻蚀所述栅极结构之后，在所述栅极结构顶面形成栅保护结构，所述侧墙结构还位于所述栅保护结构的侧壁上。33.如权利要求12所述的半导体结构的形成方法，其特征在于，还包括：在形成所述空气间隙之前，回刻蚀所述第一导电结构；在回刻蚀所述第一导电结构之后，在所述第一导电结构顶面形成导电保护结构，所述侧墙结构还位于所述导电保护结构的侧壁上。34.如权利要求12所述的半导体结构的形成方法，其特征在于，还包括：在所述第一导电结构表面、栅极结构表面和所述密封层上形成第二介质层；在所述第二介质层内形成第二导电开口，所述第二导电开口暴露出所述栅极结构表面；在所述第二导电开口内形成第二导电结构；在所述第二介质层内形成第三导电开口，所述第三导电开口暴露出所述第一导电结构表面；在所述第三导电开口内形成第三导电结构。35.如权利要求12所述的半导体结构的形成方法，其特征在于，所述衬底包括基底、以及若干位于所述基底上且相互分立的鳍部结构，所述栅极结构横跨若干所述鳍部结构。36.如权利要求12所述的半导体结构的形成方法，其特征在于，形成所述密封层的工艺包括不均匀化学气相沉积工艺。37.如权利要求12所述的半导体结构的形成方法，其特征在于，所述密封层的材料包括氮化硅、氧化硅或碳化硅。

技术总结
一种半导体结构及其形成方法，其中，方法包括：提供衬底；在所述衬底上形成若干相互分立的栅极结构、第一导电结构和侧墙结构，并且，在所述栅极结构两侧的衬底内形成若干源漏结构，所述第一导电结构位于所述源漏结构表面，所述侧墙结构位于所述栅极结构和所述第一导电结构的侧壁之间，所述侧墙结构包括空气间隙、以及位于所述空气间隙顶部的密封层，所述密封层用于对所述空气间隙进行密封。从而，通过所述空气间隙，降低了半导体结构的寄生电容，提高了半导体结构的性能。提高了半导体结构的性能。提高了半导体结构的性能。


技术研发人员：郑二虎 陈卓凡 苏博
受保护的技术使用者：中芯国际集成电路制造(北京)有限公司
技术研发日：2020.11.23
技术公布日：2022/5/25