带有数字增强技术的逐次逼近型模数转换器、电路及设备的制作方法

1.本发明涉及模数转换器设计领域，具体地，涉及一种带有数字增强技术的逐次逼近型模数转换器、电路及设备。


背景技术：

2.模数转换器是信号处理系统中最重要的部分之一。在信号处理系统中，有些部分是处理模拟信号，而有些部分是处理数字信号，这就要求两种信号需要来回转换，所以模数转换器是信号处理系统中非常重要的组成部分。sar-adc因其具有低功耗、结构简单等优势而被广泛的应用。随着科技的发展，在诸多领域中对sar-adc的转换精度提出了更高的要求，然而sar-adc中dac单元之间的失配引起的非线性误差严重限制了sar-adc的转换精度和无杂散动态范围(sfdr)。并且随着转换精度的提高，传统sar-adc中dac的面积也越来越大，这同样制约了高精度sar-adc的发展。本发明利用数字增强技术-数值加权平均(dwa)算法来处理dac单元之间的失配，并且采用混合架构的dac来优化其面积，从而使得sar-adc在实现高精度的同时占用了较小的芯片面积。并且本发明对整体sar-adc的实现方法进行了优化，进一步降低了电路的功耗和复杂性。
3.在adc电路中，随着转换精度的提高，dac单元之间失配逐渐成为制约adc有效位数(enob)的主要原因，高精度adc必须采用一定的辅助电路对dac单元之间的失配进行消除，而辅助电路的功耗也是非常重要的设计指标。另外随着enob的提高，dac占据的面积也会越来越大，这也严重制约了adc的发展。
4.在公开号为cn106027049的中国专利文献中，介绍了一种用于sar-adc的dwa算法。该实现方案采用了随机数发生器实现dwa算法所需要的指针，随机数发生器不仅不能实现真正意义上的完全随机，而且在一定程度上占据了芯片的面积和消耗了功耗。
5.在公开号为cn110113051的中国专利文献中，介绍了一种采用误差整形的sar-adc。该实现方案在低比特位采用误差整形实现对dac单元的失配整形，失配整形需要由环路滤波器完成，增加了电路的复杂度。


技术实现要素：

6.针对现有技术中的缺陷，本发明的目的是提供一种带有数字增强技术的逐次逼近型模数转换器、电路及设备。
7.根据本发明提供的一种带有数字增强技术的逐次逼近型模数转换器，包括：输入信号vin端、采样开关sw及采样时钟混合结构dac、输入共模电压vcm、比较器、dwa算法模块及dwa时钟以及sar逻辑。
8.所述输入信号vin端与所述采样开关sw及采样时钟的一端连接，所述采样开关sw及采样时钟的另一端与混合结构dac连接，所述混合结构dac与比较器的负极输入端连接，所述输入共模电压vcm与比较器的正极输入端连接，所述比较器的输出端与sar逻辑连接，所述sar逻辑分别与dwa算法模块及dwa时钟和混合结构dac连接，所述
sar逻辑输出adc码流adc_out。
9.优选的，所述混合结构dac采用12bit阻容混合结构，其中高三位采用电荷重分配结构dac1，低九位采用电阻结构dac2，所述dac2的低六位采用r-2r结构，所述dac2的高三位采用普通并联电阻结构。
10.优选的，所述dac1包括七个开关电容，所述开关电容由开关和电容c1组成，且电容c1的上极板与比较器的负极输入端连接，电容c1的下基板与开关的一端连接，所述开关的另一端连接vin端或gnd端或vref端。
11.优选的，所述dac2的高三位包括七个电阻r1，多个所述电阻r1的一端并联后连接有电容c2的一端，所述电容c2的另一端与比较器的负极输入端连接，多个所述电阻r1的另一端通过开关连接vref或gnd端。
12.优选的，所述dac2的低六位包括六个电阻r2和六个电阻r3，且r2＝2*r3，六个电阻r3串联后一端与dac1中电阻r1的一端连接，另一端与一个电阻r2的一端连接，相邻两个电阻r3之间与一个电阻r2连接，六个电阻r2的另一端通过开关连接vref或gnd端，所述六个电阻r1串联后的另一端连接有电阻r4的一端，且r4＝r2，所述电阻r4的另一端接地。
13.优选的，所述dwa算法模块包括dwa1和dwa2，所述dwa1和所述dwa2与sar逻辑连接，所述dwa1与dac1连接，所述dwa2与dac2的高三位连接，所述sar逻辑与dac2的低六位连接。
14.优选的，所述dwa算法模块包括旋转指针生成器、二进制码至温度计码转换器以及环形移位器，所述二进制码至温度计码转换器接收sar逻辑的输出指令，并生成温度计码，所述旋转指针生成器接收sar逻辑的输出指令生成旋转指针，所述环形位移器接收温度计码和旋转指令后输出dac控制码流。
15.优选的，所述sar逻辑与dac2的低六位连接。
16.根据本发明提供的一种带有数字增强技术的电路，包括上述的带有数字增强技术的逐次逼近型模数转换器。
17.根据本发明提供的一种带有数字增强技术的设备，包括上述的带有数字增强技术的电路。
18.与现有技术相比，本发明具有如下的有益效果：
19.1、在本发明中，sar-adc的数字dwa算法实现简单，可直接从主adc中获取dwa算法所需要的指针，避免使用了辅助adc，很大程度上节省了电路的功耗和面积；
20.2、本发明中dac采用混合结构和分段子dac结构，不仅对adc对应的的高三位进行dwa算法处理，而且还对子dac中高三位进行dwa算法处理，在较低功耗和面积下实现了对dac的分段dwa处理；
21.3、本发明介绍了模数转换器结构简单，成本较低。
附图说明
22.通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
23.图1为本发明实施例中带有数字增强技术的逐次逼近型模数转换器的结构框图；
24.图2为本发明实施例中带有数字增强技术的逐次逼近型模数转换器的电路结构图；
25.图3为本发明实施例中带有数字增强技术的逐次逼近型模数转换器的系统时钟示意图；
26.图4为本发明实施例中带有数字增强技术的逐次逼近型模数转换器的dwa算法功能框图；
27.图5为本发明实施例中特定输入下dwa算法的工作过程；
28.图6为本发明实施例的仿真结果中采用理想dac时adc的输出频谱示意图；
29.图7为本发明实施例的仿真结果中dac单元存在失配且无dwa算法时adc的输出频谱示意图；
30.图8为本发明实施例的仿真结果中dac单元存在失配且采用dwa算法时adc的输出频谱示意图。
具体实施方式
31.下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
32.本技术中的所采用的术语包括：
33.adc：模数转换器(analog-digital-convertor)；
34.dac：数模转换器(digital-analog-convertor)；
35.sar：逐次逼近寄存器(successive-approximation-register)；
36.dwa：数据加权平均(data-weighted-average)；
37.sfdr：无杂散动态范围(spurious-free-dynamic-range)；
38.enob：有效位数(equivalent number of bits)。
39.参照图1，本发明提供了一种带有数字增强技术的逐次逼近型模数转换器，包括：输入信号vin端、采样开关sw及采样时钟混合结构dac、输入共模电压vcm、比较器、dwa算法模块及dwa时钟以及sar逻辑，adc输出码流adc_out为sar逻辑的输出信号。
40.本发明提供的转换器为12bit sar-adc，该转换器输出12bit码流dout《11:0》。在图2中，混合结构dac采用12bit阻容混合结构，其中高三位采用电荷重分配结构dac1，低九位采用电阻结构dac2，在dac2中，低六位采用r-2r结构，高三位采用普通并联电阻结构。dwa算法模块包括dwa1和dwa2，其中dwa1是应用于dac1的算法模块，dwa2是应用于dac2中高三位的算法模块。adc输入信号vin与采样开关sw及采样时钟的一端连接，采样开关sw及采样时钟的另一端连接混合结构dac，混合结构dac与比较器的负极输入端连接，输入共模电压vcm与比较器的正输入端连接，比较器的输出端与sar逻辑连接，sar逻辑分别与dwa算法模块及dwa时钟和混合结构dac连接，sar逻辑输出adc码流adc_out。
41.dac1包括七个开关电容，每个开关电容均由一个开关和一个电容c1组成，电容c1的上极板与比较器的负极输入端连接，电容c1的下基板与开关的一端连接，所述开关的另一端连接adc输入信号vin端或gnd端或adc参考电压vref。
42.dac2的高三位包括七个电阻r1，多个所述电阻r1的一端并联后连接有电容c2的一
端，所述电容c2的另一端与比较器的负极输入端连接，多个所述电阻r1的另一端通过开关连接adc参考电压vref或gnd端。
43.dac2的低六位包括六个电阻r2和六个电阻r3，且r2＝2*r3，r2＝r1，六个电阻r3串联后一端与dac1中电阻r1的一端连接，另一端与一个电阻r2的一端连接，相邻两个电阻r3之间与一个电阻r2连接，六个电阻r2的另一端通过开关连接adc参考电压vref或gnd端，所述六个电阻r1串联后的另一端连接有电阻r4的一端，且r4＝r2，所述电阻r4的另一端接地。
44.sar逻辑输出dout《11:9》至dwa1中，sar逻辑输出dout《8:6》至dwa2，sar逻辑输出dout《5:0》至dac2的低六位。dwa1输出dac_ctrl_《11:9》至dac1，dwa2输出dac_ctrl_《8:6》至dac2的高三位。dac_ctrl《11:9》和dac_ctrl《8:6》分别是dac1和dac2中高3位的dac单元dwa算法的选取指针。整个sar-adc采用分段dwa技术分别对dac1和dac2中的高3位的单元元件进行动态匹配，以提高adc的整体线性度。
45.图3为本统时钟图，clk表示adc系统时钟，是adc采样时钟，是dwa控制时钟，是sar逻辑控制时钟。
46.在为高电平期间，sw闭合，使得dac2中所有电容的上极板接vcm，下极板接vin对输入进行采样。在转换期间，首先根据dout《11:9》的值选定dac1的最高位电容(最高位电容由电容阵列中任意相邻四个电容组成)起始位置，并把dac1的最高位电容下极板接参考电压vref，其余电容保持不变，然后比较器204对电容上极板电压vx和vcm进行比较：如果vcm》vx，比较器输出结果为1，msb为1，则最高位电容保持不变；否则比较器输出结果为0，msb为0，此时重新把dac1中最高位电容下极板接地。以此类推，直到dac1中的最低位输出。
47.然后根据dout《8:6》的值选定dac2的最高位电阻起始位置(最高位电阻阵列由并联电阻阵列中任意相邻四个电阻组成)，并把dac2的最高位电阻接参考电压vref，其余电阻均保持不变，然后比较器204对电容上极板电压vx和vcm进行比较：如果vcm》vx，比较器输出结果为1，第9位为1，则最高位电容保持不变；否则比较器输出结果为0，第9位为0，此时重新把dac2中最高位电阻接地。以此类推，直到adc的第六位输出结果被确定。
48.最后确定sar-adc的低六位输出(对应于dac2的r-2r部分)：首先将开关s6接vref，其余电阻均保持不变，然后比较器204对电容上极板电压vx和vcm进行比较：如果vcm》vx，比较器输出结果为1，第6位为1，则开关s6保持不变；否则比较器输出结果为0，第6位为0，此时重新把开关s6接地。以此类推，直到adc的最低位(lsb)输出结果被确定，至此adc转换结束，并输出数字码流dout《11:0》。
49.参照图4，dwa算法模块包括旋转指针生成器、二进制码至温度计码转换器以及环形移位器，所述二进制码至温度计码转换器接收sar逻辑的输出指令，并生成温度计码，所述旋转指针生成器接收sar逻辑的输出指令生成旋转指针，所述环形位移器接收温度计码和旋转指针后输出dac控制码流。此处以dwa1为例具体说明：二进制码至温度计码转换器接收sar逻辑的输出指令dout《11:9》，并生成3位温度计码thermometer_code《11:9》，所述旋转指针生成器接收sar逻辑的输出指令dout《11:9》生成旋转指针ptr《11:9》，所述环形位移器接收温度计码thermometer_code《11:9》和旋转指针ptr《11:9》后输出dac控制码流dac_ctrl《11:9》。dwa2的原理与dwa1原理相同，此处不再赘述。
50.假设旋转指针初始值为000，dwa算法模块的输入dout《11:9》或者dout《8:6》＝
101，那么dwa算法模块的输出为dac_ctrl《6:0》＝1111100，那么在下次的上升沿到来时，ptr《2:0》更新为101。假设接着dwa算法模块的输入dout《11:9》或者dout《8:6》＝100，那么根据当前ptr《2:0》的值，此时dac_ctrl《6:0》＝1100011，即本次转换从dac1/dac2中的第六个元素开始选择，当dac所有单元全部选择完成之后，重新从头开始对dac单元进行依次选择。
51.图5为是给定输入序列下dwa算法索引和dac单元的选用方式，在图5中，dwa算法模块的起始指针为1，对应的第一个dac单元被选择为起始单元，然后根据输入值101(对应的十进制为5)，依次向后选择五个dac单元；在下次转换时将指针更新为5+1＝6，对应的第六个单元被选择为本次转换的起始单元，接着根据输入值100(对应的十进制数为4)，依次向后选择四个单元。以此类推，直到转换结束。
52.图6-图8是本发明sar-adc的仿真结果对比，图6是采用理想dac时adc的输出频谱，图7是在dac单元存在失配且无dwa算法时adc的输出频谱，图8是在dac单元存在失配且采用dwa算法时adc的输出频谱。可以看出理想情况下adc的输出sfdr＝92.9db，enob＝11.75db；在dac存在失配且不采用dwa算法时adc的输出sfdr＝69.7db，enob＝10.33db；在dac存在失配且采用dwa算法时adc的输出sfdr＝79.2dbenob＝11.54db。可以看出在采用dwa算法后，本发明的sar-adc可以显著提高adc的线性度，很大程度上抑制了dac单元的失配。
53.本发明介绍了一种带有数字增强技术的电路，包括上述的带有数字增强技术的逐次逼近型模数转换器。还介绍了一种带有数字增强技术的设备，包括带有数字增强技术的电路。
54.本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统及其各个装置、模块、单元以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置、模块、单元以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以，本发明提供的系统及其各项装置、模块、单元可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置、模块、单元也可以视为硬件部件内的结构；也可以将用于实现各种功能的装置、模块、单元视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
55.以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本技术的实施例和实施例中的特征可以任意相互组合。

技术特征：
1.一种带有数字增强技术的逐次逼近型模数转换器，其特征在于，包括：输入信号vin端、采样开关sw及采样时钟混合结构dac、输入共模电压vcm、比较器、dwa算法模块及dwa时钟以及sar逻辑。所述输入信号vin端与所述采样开关sw及采样时钟的一端连接，所述采样开关sw及采样时钟的另一端与混合结构dac连接，所述混合结构dac与比较器的负极输入端连接，所述输入共模电压vcm与比较器的正极输入端连接，所述比较器的输出端与sar逻辑连接，所述sar逻辑分别与dwa算法模块及dwa时钟和混合结构dac连接，所述sar逻辑输出adc码流adc_out。2.根据权利要求1所述的带有数字增强技术的逐次逼近型模数转换器，其特征在于：所述混合结构dac采用12bit阻容混合结构，其中高三位采用电荷重分配结构dac1，低九位采用电阻结构dac2，所述dac2的低六位采用r-2r结构，所述dac2的高三位采用普通并联电阻结构。3.根据权利要求2所述的带有数字增强技术的逐次逼近型模数转换器，其特征在于：所述dac1包括七个开关电容，所述开关电容由开关和电容c1组成，且电容c1的上极板与比较器的负极输入端连接，电容c1的下极板与开关的一端连接，所述开关的另一端连接vin端或gnd端或vref端。4.根据权利要求1所述的带有数字增强技术的逐次逼近型模数转换器，其特征在于：所述dac2的高三位包括七个电阻r1，多个所述电阻r1的一端并联后连接电容c2的一端，所述电容c2的另一端与比较器的负极输入端连接，多个所述电阻r1的另一端通过开关连接vref或gnd端。5.根据权利要求1所述的带有数字增强技术的逐次逼近型模数转换器，其特征在于：所述dac2的低六位包括六个电阻r2和六个电阻r3，且r2＝2*r3，六个电阻r3串联后一端与dac1中电阻r1的一端连接，另一端与一个电阻r2的一端连接，相邻两个电阻r3之间与一个电阻r2连接，六个电阻r2的另一端通过开关连接vref或gnd端，所述六个电阻r3串联后的另一端连接有电阻r4的一端，且r4＝r2，所述电阻r4的另一端接地。6.根据权利要求1所述的带有数字增强技术的逐次逼近型模数转换器，其特征在于：所述dwa算法模块包括dwa1和dwa2，所述dwa1和所述dwa2与sar逻辑连接，所述dwa1与dac1连接，所述dwa2与dac2的高三位连接，所述sar逻辑与dac2的低六位连接。7.根据权利要求6所述的带有数字增强技术的逐次逼近型模数转换器，其特征在于：所述dwa算法模块包括旋转指针生成器、二进制码至温度计码转换器以及环形移位器，所述二进制码至温度计码转换器接收sar逻辑的输出指令，并生成温度计码，所述旋转指针生成器接收sar逻辑的输出指令生成旋转指针，所述环形位移器接收温度计码和旋转指令后输出dac控制码流。8.根据权利要求1所述的带有数字增强技术的逐次逼近型模数转换器，其特征在于：所述sar逻辑与dac2的低六位连接。9.一种带有数字增强技术的电路，其特征在于：包括权利要求1-7任一项所述的带有数字增强技术的逐次逼近型模数转换器。10.一种带有数字增强技术的设备，其特征在于：包括权利要求9所述的带有数字增强
技术的电路。

技术总结
本发明提供了一种带有数字增强技术的逐次逼近型模数转换器、电路及设备，包括：输入信号VIN端与采样开关SW及采样时钟的一端连接，采样开关SW及采样时钟的另一端与混合结构DAC连接，混合结构DAC与比较器的负极输入端连接，输入共模电压VCM与比较器的正极输入端连接，比较器的输出端与SAR逻辑连接，SAR逻辑分别与DWA算法模块及DWA时钟和混合结构DAC连接，SAR逻辑输出ADC码流ADC_OUT。在本发明提供的带有数字增强技术的逐次逼近型模数转换器中数字DWA算法实现简单，可直接从主ADC中获取DWA算法所需要的指针，避免使用了辅助ADC，很大程度上节省了电路的功耗和面积。的功耗和面积。的功耗和面积。


技术研发人员：董伟忠
受保护的技术使用者：上海申矽凌微电子科技有限公司
技术研发日：2022.02.09
技术公布日：2022/5/25