扇出型封装器件的制作方法

1.本技术涉及半导体封装技术领域，特别是涉及一种扇出型封装器件。


背景技术：

2.传统的扇出型封装方法在对芯片进行塑封后，由于封装结构内的塑封料因收缩产生形变，容易造成芯片在封装结构内产生偏移，减少了芯片的使用寿命，并且传统的扇出型封装器件容易因为散热性能差而影响扇出型器件的性能。


技术实现要素：

3.本技术主要解决的技术问题是提供一种扇出型封装器件，能够降低扇出型封装器件中芯片翘曲的概率，并提高扇出型封装器件的散热性能。
4.为解决上述技术问题，本技术采用的一个技术方案是：提供一种扇出型封装器件，包括：第一芯片，包括相背设置的功能面和非功能面、以及位于所述功能面和所述非功能面之间的侧面；多个阻挡件，围设在所述第一芯片的侧面外围；胶层，覆盖所述阻挡件和所述第一芯片的至少部分侧面外围；第一散热片，至少部分位于所述非功能面一侧，且所述非功能面和所述多个阻挡件在所述第一散热片上的正投影位于所述第一散热片内。
5.其中，所述扇出型封装器件还包括：多个导电柱，位于所述第一散热片设置有所述第一芯片一侧，且围设在所述多个阻挡件的外围，且所述导电柱的高度大于所述阻挡件的高度；第一电连接体，层叠设置于所述功能面一侧，且所述功能面上的焊盘和至少部分所述导电柱的一端与所述第一电连接体电连接；第二电连接体，层叠设置于所述第一散热片背离所述第一芯片一侧，且至少部分所述导电柱的另一端与所述第二电连接体电连接。
6.其中，所述非功能面、所述多个阻挡件以及与所述多个阻挡件相邻的部分所述导电柱在所述第一散热片上的正投影位于所述第一散热片内。
7.其中，所述导电柱位于所述胶层内，所述胶层为绝缘胶层；所述扇出型封装器件还包括：第一再布线层，位于所述胶层和所述第一电连接体之间；所述导电柱的一端以及所述功能面上的焊盘通过所述第一再布线层与所述第一电连接体电连接。
8.其中，所述扇出型封装器件还包括：第二再布线层，与所述第一散热片同层设置，且至少部分所述导电柱的另一端通过所述第二再布线层与所述第二电连接体电连接。
9.其中，所述多个导电柱位于所述胶层的外围，所述胶层为绝缘胶层或导电胶层；所述第一散热片包括底板以及自所述底板延伸的多个侧板；其中，所述底板在所述第一电连接体上的正投影覆盖所述第一芯片和所述阻挡件，所述侧板穿设在所述阻挡件和所述导电柱之间的间隙并与所述第一电连接体固定，且所述导电柱与所述侧板之间无接触。
10.其中，所述阻挡件具有导电性能，且所述阻挡件和所述导电柱由同种材料形成。
11.其中，多个所述阻挡件相互连接以形成环形结构。
12.其中，所述扇出型封装器件还包括：第二散热片，位于所述非功能面与所述第一散热片之间；其中，所述非功能面在所述第二散热片上的正投影位于所述第二散热片内。
13.其中，所述第二散热片延伸至所述阻挡件与所述第一散热片之间，所述非功能面和所述多个阻挡件在所述第二散热片上的正投影位于所述第二散热片内；或者，所述多个阻挡件位于所述第二散热片的外围，所述阻挡件和所述第二散热片在邻近所述非功能面一侧齐平设置。
14.本技术的有益效果是：区别于现有技术的情况，本技术所提供的扇出型封装器件中，第一芯片的外围设置有多个阻挡件，该阻挡件相当于围堰挡墙有助于限制扇出型封装器件中材料的移动，降低了芯片翘曲的概率。通过设置散热片有助于提高扇出型封装器件的散热性能。
附图说明
15.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
16.图1是本技术扇出型封装器件对应一实施方式的结构示意图；
17.图2是本技术扇出型封装器件对应又一实施方式的结构示意图；
18.图3是本技术扇出型封装器件对应另一实施方式的结构示意图；
19.图4是本技术扇出型封装器件对应又一实施方式的结构示意图；
20.图5是本技术扇出型封装器件的制备方法对应一实施方式的流程示意图；
21.图6是图5中步骤s101-s104对应一实施方式的结构示意图；
22.图7是图5中步骤s102之后对应又一实施方式的流程示意图
23.图8是图7中步骤s201-s204对应一实施方式的结构示意图。
具体实施方式
24.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
25.请参阅图1，图1是本技术扇出型封装器件对应一实施方式的结构示意图，本技术提供的扇出型封装器件包括：第一芯片100、多个阻挡件20、胶层60以及第一散热片40。
26.具体而言，第一芯片100包括相背设置的功能面101和非功能面102、以及位于功能面101和非功能面102之间的侧面106。其中，功能面101上设置有多个焊盘103。在本实施例中，第一芯片100的数量可以为多个，且芯片类型可以相同也可以不同，对此不作限定。另外，功能面101上还设有多个导电凸点105，一个导电凸点105与一个焊盘103电连接。
27.多个阻挡件20围设在第一芯片100的侧面106的外围。如图1中所示，多个阻挡件20可以间隔设置。当然，在其他实施例中，多个阻挡件20也可以相互连接以形成环形结构，即此时多个阻挡件20相当于形成一个圆环或其他环形结构，环绕设置在第一芯片100的侧面106的外围。该阻挡件20有助于限制扇出型封装器件中胶层60中材料的移动，以降低胶层60因收缩产生的形变量，降低芯片翘曲的概率。此外，阻挡件20的材质可以为金属材质非金属
材质。当阻挡件20为金属材质时，阻挡件20还可以起到电磁屏蔽的作用。
28.胶层60覆盖阻挡件20和第一芯片100的至少部分侧面外围。如图1所示，胶层60远离非功能面102一侧与第一芯片100的功能面齐平，导电凸点105从胶层60中露出。胶层60至少可以对第一芯片100以及阻挡件20起到一定的固定和保护作用。其中，胶层60可以为绝缘胶；或者，胶层60也可以为导电胶层，以起到更好的电磁屏蔽作用。
29.至少部分第一散热片40位于非功能面102一侧，且非功能面102和多个阻挡件20在第一散热片40上的正投影位于第一散热片40内。通过设置第一散热片40有助于对扇出型封装器件进行整体散热，从而提升扇出型器件的散热性能。其中，第一散热片40的材质可以为单质铟、铟合金、银合金等金属材料，也可以为有机材料；当第一散热片40的材质为金属材料时，在形成第一散热片40时需要通过助焊剂来清除金属散热材料表面的氧化层和异物质，并提高浸润性和焊接性。
30.在本技术所提供的扇出型封装器件中，第一芯片100的外围设置有多个阻挡件20，该阻挡件20相当于围堰挡墙有助于限制扇出型封装器件中材料的移动，降低了芯片翘曲的概率。并且，通过设置第一散热片有助于提高扇出型封装器件的散热性能。
31.另外，请继续参阅图1，非功能面102与第一散热片40之间还可以设置有第二散热片50。其中，第二散热片50可以通过溅射金属工艺形成金属层，并将金属层作为第二散热片50。在本实施例中，第二散热片延伸至阻挡件20与第一散热片40之间，非功能面102和多个阻挡件20在第二散热片50上的正投影位于第二散热片50内，即多个阻挡件20设置于第二散热片50上；在其他实施例中，多个阻挡件20位于第二散热片50的外围，阻挡件20和第二散热片50在邻近非功能面102一侧齐平设置。第二散热片50至少可以对第一芯片100进行集中散热，进一步提升了扇出型器件的散热性能。
32.在一个实施方式中，请继续参阅图1，本技术提供的扇出型封装器件还包括：塑封层65和第一电连接体110。
33.塑封层65设置于第二散热片50以及胶层60的侧面外围，以对第一芯片100、阻挡件20以及第二散热片50起到一定的固定和保护作用。
34.第一电连接体110层叠设置于功能面101一侧，且与功能面101上导电凸点105电连接。通过第一电连接体110，第一芯片100可以实现与基板或其他芯片相连接。
35.在另一实施例中，请参阅图2，图2为本技术扇出型封装方法对应又一实施方式的结构示意图。在本实施例中，扇出型封装器件包括：第一芯片100、多个阻挡件20、以及第一散热片40。
36.具体而言，第一芯片100包括相背设置的功能面101和非功能面102、以及位于功能面101和非功能面102之间的侧面106，多个阻挡件20围设在第一芯片100的侧面外围。第一散热片40位于非功能面102一侧，且非功能面102和多个阻挡件20在第一散热片40上的正投影位于第一散热片40内。
37.在一个应用方式中，请继续参阅图2，本技术提供的扇出型封装器件还包括：多个导电柱30，位于第一散热片40设置有第一芯片100一侧，且围设在多个阻挡件20的外围，且导电柱30的高度大于阻挡件20的高度。另外，非功能面102、多个阻挡件20以及与多个阻挡件20相邻的部分导电柱30在第一散热片40上的正投影位于第一散热片40内。该导电柱30可以实现三维垂直互联结构，有利于降低扇出型封装器件的高度，不同高度的阻挡件20和导
电柱30的设计也可以有效节省材料成本。可选地，导电柱30的材质可以为钛、钽、铬、钨、铜、铝、镍、金等中的一种或几种，优选为钛或铜。当阻挡件20具有导电性时，导电柱30和阻挡件20可以由同种材料形成。
38.在一个应用方式中，请继续参阅图2，本技术提供的扇出型封装器件还包括：
39.第一电连接体110层叠设置于功能面101一侧，且功能面101上的焊盘103和至少部分导电柱30的一端与第一电连接体110电连接。通过第一电连接体110，扇出型封装器件可以实现与基板或其他芯片相连接。
40.第二电连接体120层叠设置于第一散热片40背离第一芯片100一侧，且至少部分导电柱30的另一端与第二电连接体120电连接。其中，至少部分导电柱30的另一端通过多个焊球115与第二电连接体120电连接。通过第二电连接体120，扇出型器件可以实现与基板或其他芯片相连接，从而实现扇出型封装器件相背设置的两个面都可以与基板或其它芯片进行信息交互。
41.另外，如图2中所示，第一电连接体110和第二电连接体120之间还可设置有胶层60，该胶层60为绝缘胶，导电柱30、阻挡件20和第一芯片100的侧面106被胶层60包裹。其中，导电柱30、阻挡件20和胶层60在邻近非功能面102一侧齐平设置，第一散热片40位于胶层60上。通过设置胶层60可以对导电柱30、阻挡件20和第一芯片100起到一定的固定和保护作用。
42.在一个实施方式中，请继续参阅图2，本技术所提供的扇出型封装器件还包括：第一再布线层80，位于胶层60和第一电连接体110之间。导电柱30的一端以及功能面102上的焊盘103通过第一再布线层80与第一电连接体110电连接。其中，第一电连接体110与第一再布线层80之间设有多个焊球115，以助于第一电连接体110与第一再布线层80相连接。通过设置第一再布线层80可以有助于导电柱30、第一芯片100与第一电连接体110相连接，降低了工艺难度。
43.在上述实施例中，非功能面102、多个阻挡件20以及与多个阻挡件20相邻的部分导电柱30在第一散热片40上的正投影位于第一散热片40内。当然，在其他实施例中，与多个阻挡件20相邻的部分导电柱30在第一散热片40上的正投影也可以不在第一散热片40内，即第一散热片40不与导电柱30相接触。具体请参阅图3，图3为本技术扇出型封装器件对应另一实施方式的结构示意图。与图2中实施例不同，本实施例中提供的扇出型封装器件还包括：第二再布线层90，其与第一散热片40同层设置，且至少部分导电柱30的另一端通过第二再布线层90与第二电连接体120电连接。通过设置第二再布线层90有助于导电柱30与第二电连接体120相连接。其中，第二再布线层90与第二电连接体120之间设有多个焊球115，以助于第二再布线层90与第二电连接体120相连接，降低了工艺难度。
44.在另一实施例中，请参阅图4，图4为本技术扇出型封装器件对应又一实施方式的结构示意图。在本实施例中，扇出型封装器件包括：第一芯片100、多个阻挡件20、多个导电柱30，具体可参照图2所对应的实施例，在此不再赘述。另外，在本实施例中，扇出型器件还包括：第一散热片40、第一电连接体110和第二电连接体120。
45.具体而言，第一散热片40至少部分位于非功能面102一侧，且非功能面102和多个阻挡件20在第一散热片40上的正投影位于第一散热片40内，多个导电柱30从第一散热片40中露出。在本实施例中，第一散热片40包括底板41以及自底板延伸的多个侧板42。其中，底
板41在第一电连接体110上的正投影覆盖第一芯片100和阻挡件20，侧板42穿设在阻挡件20和导电柱30之间的间隙并与第一电连接体110固定。通过设置包括底板41和多个侧板42的第一散热片40，增大了第一散热片40的面积，有助于增强散热效果；侧板42穿设在阻挡件20和导电柱30之间的间隙并与第一电连接体110固定，有助于对第一电连接体110进行散热，并且也可以将阻挡件20和导电柱30阻隔开，避免发生短路。当然，在其他实施例中，第一散热片40也可以仅包括底板41，本技术对此不作限定。
46.第一电连接体110层叠设置于功能面101一侧，且功能面101上的焊盘103和至少部分导电柱30的一端与第一电连接体110电连接。具体地，第一电连接体110上设置有多个焊点112；导电柱30和导电凸点105通过焊点112与第一电连接体110电连接。通过第一电连接体110，扇出型封装器件可以实现与基板或其他芯片相连接。
47.第二电连接体120层叠设置于第一散热片40背离第一芯片100一侧，导电柱30的另一端与第二电连接体120电连接。具体地，导电柱30与第二电连接体120之间设置有多个焊球115，以助于导电柱30与第二电连接体相连接。通过第二电连接体120，扇出型器件可以实现与基板或其他芯片相连接，从而实现扇出型封装器件相背设置的两个面都可以与基板或其它芯片进行信息交互。
48.在本实施例中，请继续参阅图4，本技术提供的扇出型器件还包括：胶层60，连续覆盖阻挡件20的至少部分侧面以及第一芯片100的至少部分侧面106，以使得第一芯片100和阻挡件20形成整体结构，并对第一芯片100和阻挡件20起到一定的固定和保护作用。
49.在一个实施方式中，请继续参阅图4，本技术所提供的扇出型封装器件还包括：第三电连接体130，层叠设置于第一电连接体110背离第一芯片100一侧。第三电连接体130与第一电连接体110之间包括多个焊球115，以助于第三电连接体130与第一电连接体110相连接。通过设置第三电连接体130有助于在第三电连接体130背离第一电连接体110一侧设置其他器件与本技术所提供的扇出型封装器件相连接。
50.下面以一个具体的应用场景对上述图2中扇出型封装器件的具体制备过程作详细说明。请参阅图5和图6，图5是本技术扇出型封装器件的制备方法对应一实施方式的流程示意图，图6为图5中步骤s101-s104对应一实施方式的结构示意图，该扇出型封装方法包括：
51.s101：提供一载板，并在载板的第一表面一侧设置至少一个第一芯片。
52.具体地，如图6a所示，载板10包括相背设置的第一表面11和第二表面12。其中，第一表面11的平整度更高。载板10的材质可以是金属、塑料等硬性材料。进一步地，在载板10的第一表面11一侧设置至少一个第一芯片100。第一芯片100包括相背设置的功能面101和非功能面102。功能面101上设有多个焊盘103，以进行信息传输；功能面101上还包括多个导电凸点105，一个导电凸点105与一个焊盘103电连接。另外，非功能面102和载板10之间设置有第二散热片50。图6a中仅画出一个第一芯片100，而在其他实施例中，可以将个数为1、2、3等的第一芯片100间隔设置于载板10的第一表面11一侧，并同时对多个第一芯片100进行封装，封装完成后通过切开两个封装体之间的连接部分以获得多个独立的扇出型封装结构。
53.s102：设置多个阻挡件和多个导电柱。
54.具体地，如图6b所示，多个阻挡件20围设在第一芯片100的外围；多个导电柱30围设在多个阻挡件20的外围。其中，导电柱30的高度大于阻挡件20的高度。另外，多个阻挡件20可以相互连接以形成环形结构围设在第一芯片100外围，也可以间隔排布在第一芯片100
的外围。当阻挡件20具有导电性能时，阻挡件20和导电柱30由同种材料形成。通过设置导电柱30有助于实现扇出型封装器件三维垂直互联结构；设置阻挡件20有助于提高扇出型器件的稳定性，并降低第一芯片100翘曲的概率。
55.在本实施例中，多个阻挡件20和多个导电柱30可以通过在载板10的第一表面11一侧设置带凹槽的介电层，并通过刻蚀工艺在介电层的侧壁上形成多个第一过孔、以及在介电层的底部形成多个第二过孔，通过在第一过孔和第二过孔中填充导电金属以形成多个导电柱30和多个阻挡件20。可选地，也可以通过在载板10的第一表面11一侧设置第一光刻胶层和第二光刻胶层以生成阻挡件20和导电柱30。其中，第一光刻胶层和第二光刻胶层中的一个为正性光刻胶，另一个为负性光刻胶，通过同时进行曝光显影处理以形成多个第一过孔和多个第二过孔，通过在第一过孔和第二过孔内填充导电金属以形成多个阻挡件20和导电柱30。
56.s103：设置胶层以及第一再布线层。
57.具体地，如图6c所示，在载板10设置有第一芯片100一侧形成胶层60，胶层60包裹导电柱30、阻挡件20和第一芯片100，以对导电柱30、阻挡件20以及第一芯片100起到一定的固定和保护作用。其中，胶层60可以通过填充绝缘胶形成，导电柱30和导电凸点105从胶层60中露出。
58.进一步地，步骤s103还包括：在胶层60背离载板10一侧设置第一再布线层80，第一再布线层80与导电柱30的一端以及导电凸点105电连接。
59.s104：在非功能面一侧设置第一散热片。
60.具体地，如图6d所示，步骤s104的具体实施过程包括：去除载板10，并在非功能面102一侧设置第一散热片40，且非功能面102、多个阻挡件20以及与多个阻挡件20相邻的部分导电柱30在第一散热片40上的正投影位于第一散热片40内，即第一散热片40与第二散热片50、阻挡件20的一端以及部分导电柱30的一端相接触。
61.s105：在导电柱长度方向上设置第一电连接体和第二电连接体。
62.具体地，如图6e所示，步骤s105的具体实施过程包括：在第一芯片100的功能面101一侧设置第一电连接体110。第一电连接体110和第一再布线层80之间设置有多个焊球115。功能面101上的焊盘103以及导电柱30的一端通过第一再布线层80与第一电连接体110电连接。进一步地，在第一散热片40背离第一芯片100一侧设置第二电连接体120，至少部分导电柱30的另一端通过多个焊球115与第二电连接体120电连接。
63.在另一实施例中，步骤s104中设置的第一散热片40也可以不与导电柱30相连接，即非功能面102和多个阻挡件20在第一散热片40上的正投影位于第一散热片40内。在形成第一散热片40之后，在非功能面102一侧形成与第一散热片40同层设置的第二再布线层90。进一步地，在导电柱30的长度方向上设置第一电连接体110和第二电连接体120，并通过多个焊球与第一再布线层80或第二再布线层90电连接。本实施例中提出的扇出型封装方法的结构示意图可以参照图3。
64.在又一实施例中，步骤s102之后也可以设置胶层60并将设置有第一芯片100的载板10倒置与第一电连接体110上，具体地，请参阅图7和图8，图7为图5中步骤s102之后对应又一实施方式的流程示意图，图8为图7中步骤s201-s204对应一实施方式的结构示意图，步骤s102之后还可以包括：
65.s201：设置胶层。
66.具体地，请参阅图8a，步骤s201的具体实施过程包括：在阻挡件20的至少部分侧面以及第一芯片100的至少部分侧面形成胶层60，以使得第一芯片100和阻挡件20形成整体结构。
67.s202：将载板设置有第一芯片一侧朝向第一电连接体，使导电柱和第一芯片与第一电连接体电连接。
68.具体地，请参阅图8b，步骤s202的具体实施过程包括：设置第一电连接体110，第一电连接体110上包括多个焊点112。导电柱30通过焊点112与第一电连接体110电连接；导电凸点105通过焊点112与第一电连接体110电连接，即第一芯片100也与第一电连接体110相连接。
69.s203：设置第一散热片。
70.具体地，请参阅图8c，步骤s203的具体实施过程包括：去除载板10，并在非功能面102一侧设置第一散热片40。导电柱30从第一散热片40中露出。另外，第一散热片40包括底板41和自底板延伸的多个侧板42。其中，底板41在第一电连接体110上的正投影覆盖第一芯片100和阻挡件20，侧板42穿设在阻挡件20和导电柱30之间的间隙并与第一电连接体110固定。通过第一散热片40进一步提升了扇出型封装器件的散热性能。当然，在其他实施例中，第一散热片也可以仅包括底板41，本技术对此不作限定。
71.s204：设置第二电连接体和第三电连接体。
72.具体地，请参阅图8d，步骤s204的具体实施过程包括：在导电柱30的长度方向上设置第二电连接体120和第三电连接体130。其中，第二电连接体120通过多个焊球115与导电柱30另一端电连接，第三电连接体130通过多个焊球115与第一电连接体110电连接。
73.以上所述仅为本技术的实施方式，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。