一种高压发生器数字滤波接口的制作方法

1.本实用新型涉及ct技术领域，尤其涉及一种高压发生器数字滤波接口。


背景技术：

2.高压发生器在工作中需要实时向主控系统反馈其工作状态，主控系统通过对齐状态的判断来进行曝光控制，目前，高压发生器在运行过程中出现i/o口的电平抖动，有些抖动会产生较大的冲击电流，会导致i/o口工作不正常或者将主控系统的i/o口烧毁。
3.基于此，本案由此提出。


技术实现要素：

4.为解决上述问题，本实用新型的目的在于提供一种高压发生器数字滤波接口，保证信号在高压状态能够正常输入到控制端。
5.为了实现上述目的，本实用新型的技术方案如下：
6.一种高压发生器数字滤波接口，包括tvs回路、光耦回路、反相器、窗口滤波逻辑电路及移位寄存器，其中：
7.所述tvs回路电连接在高压发生器和光耦回路之间，用于吸收超过光耦回路承受范围的电压；
8.所述光耦回路电连接在tvs回路和反相器之间，用于将高压输入的较大电流与主控芯片侧进行隔离；
9.所述反相器电连接在光耦回路和主控芯片之间，用于将输入到主控芯片的信号逻辑与高压输入的信号逻辑对齐；
10.所述窗口滤波逻辑电路和移位寄存器设置在主控芯片内，用于滤除输入到主控芯片中的干扰信号。
11.进一步的，所述窗口滤波逻辑电路的大小为16bit，移位寄存器的大小为16bit。
12.本实用新型的优点在于：采用前端浪涌滤波，将上电时产生的较高的电压过滤，将后端电路的电压钳位在正常电压范围内，保护回路不受损坏；将输入信号先输入到移位寄存器，采用8ns时钟进行采样，采用16bit窗口滤波逻辑，可滤除64ns内的干扰信号，保证高压状态能够正常输入到控制端。
附图说明
13.图1为实施例中整体控制板机构部示意图；
14.图2为实施例中主控芯片内部的滤波示意图，其中a为高压状态正常开启关闭，b为高压状态逻辑1滤波示意，c为高压状态逻辑0滤波示意。
具体实施方式
15.以下结合实施例对本发明作进一步详细描述。
16.本实施例提出一种高压发生器数字滤波接口，如图1所示，包括tvs回路、光耦回路、反相器、窗口滤波逻辑电路及移位寄存器，其中：所述tvs回路电连接在高压发生器和光耦回路之间，用于吸收超过光耦回路承受范围的电压；所述光耦回路电连接在tvs回路和反相器之间，用于将高压输入的较大电流与主控芯片侧进行隔离；所述反相器电连接在光耦回路和主控芯片之间，用于将输入到主控芯片的信号逻辑与高压输入的信号逻辑对齐；所述窗口滤波逻辑电路和移位寄存器设置在主控芯片内，窗口滤波逻辑电路的大小为16bit，移位寄存器的大小为16bit，用于滤除输入到主控芯片中的干扰信号。
17.该接口的工作原理如下所述：
18.s1. 系统供电，高压发生器开始发送状态信号给主控系统；
19.s2. 状态信号在上电过程中会产生较大的浪涌电压，浪涌电压的大小远远超过光耦回路的承受范围，tvs回路将上电过程中，超过光耦回路承受范围的电压吸收，将光耦回路承受的电压钳位在正常电压下；
20.s3. 光耦回路将高压输入的较大电流信号与主控芯片侧进行隔离，保护主控芯片正常工作；
21.s4. 由于光耦回路输出的信号为高压输入信号的反向信号，通过反向器将输入到主控芯片的信号逻辑与高压输入的信号逻辑对齐；
22.s5. 反相器输入的信号进入主控芯片，输入信号先输入至16bit移位寄存器，，系统对16bit数据进行采样分析，系统采用8ns时钟进行采样。如图2所示，当前8bit为0后8bit为1，则认为高压输入逻辑1；当前8bit为1，后8bit为0则认为高压输入逻辑0；其中任何其余状态认为信号抖动，通过16bit窗口滤波逻辑电路进行窗口过滤，此窗口滤波逻辑电路可最大滤除64ns内的干扰信号，保证高压状态能够正常输入到控制端。
23.上述实施例仅用于解释说明本发明的构思，而非对本发明权利保护的限定，凡利用此构思对本发明进行非实质性的改动，均应落入本发明的保护范围。


技术特征：
1.一种高压发生器数字滤波接口，其特征在于，包括tvs回路、光耦回路、反相器、窗口滤波逻辑电路及移位寄存器，其中：所述tvs回路电连接在高压发生器和光耦回路之间，用于吸收超过光耦回路承受范围的电压；所述光耦回路电连接在tvs回路和反相器之间，用于将高压输入的较大电流与主控芯片侧进行隔离；所述反相器电连接在光耦回路和主控芯片之间，用于将输入到主控芯片的信号逻辑与高压输入的信号逻辑对齐；所述窗口滤波逻辑电路和移位寄存器设置在主控芯片内，用于滤除输入到主控芯片中的干扰信号。2.如权利要求1所述的一种高压发生器数字滤波接口，其特征在于：所述窗口滤波逻辑电路的大小为16bit，移位寄存器的大小为16bit。

技术总结
本实用新型涉及一种高压发生器数字滤波接口，包括TVS回路、光耦回路、反相器、窗口滤波逻辑电路及移位寄存器，其中：所述TVS回路电连接在高压发生器和光耦回路之间，用于吸收超过光耦回路承受范围的电压；所述光耦回路电连接在TVS回路和反相器之间，反相器电连接在光耦回路和主控芯片之间，所述窗口滤波逻辑电路和移位寄存器设置在主控芯片内，用于滤除输入到主控芯片中的干扰信号；优点在于：采用前端浪涌滤波，将上电时产生的较高的电压过滤，将后端电路的电压钳位在正常电压范围内，保护回路不受损坏；将输入信号先输入到移位寄存器，采用窗口滤波逻辑，可滤除干扰信号，保证高压状态能够正常输入到控制端。态能够正常输入到控制端。态能够正常输入到控制端。


技术研发人员：朱炯 方泽莉 周彬奇
受保护的技术使用者：明峰医疗系统股份有限公司
技术研发日：2021.05.13
技术公布日：2022/5/25