模数转换器以及量子计算机控制系统的制作方法

1.本实用新型涉及集成电路领域，特别是涉及一种模数转换器以及量子计算机控制系统。


背景技术：

2.模数转换器是各类电子设备的核心器件之一，实现了模拟信号向数字信号的转换。在各种结构的模数转换器中，逐次逼近型模数转换器(sar adc)近年来较为流行，尤其是电容阵列型sar adc，因其结构简单、模拟模块少，功耗相对更低，所以被广泛使用。
3.然而，本实用新型的实用新型人在长期的研究中发现，目前常见的电容阵列型sar adc中的电容阵列中的每个电容需要通过开关连接基准电压vdd和vss之外，还要通过开关连接电压vcm，vcm是vdd和vss的共模电平，其中，vdd》vss。由于需要外接共模电平，需要增加一根共模电平电源线，还需要增加开关线路，在进行时序控制时会更加复杂。


技术实现要素：

4.本实用新型的目的是提供一种模数转换器以及量子计算机控制系统，以解决现有技术中需要外接共模电平的问题，能够利用两个基准电压得到等效的共模电平，减少开关线路，降低时序控制复杂度。
5.为解决上述技术问题，本实用新型提供一种模数转换器，包括第一电容阵列电路、第二电容阵列电路以及采样开关电路、比较器和逻辑电路；
6.所述第一电容阵列电路和第二电容阵列电路包括相同数量的电容电路，所述电容电路包括两个容值相同的电容以及两个受控开关，两个电容的一端相互连接作为接入端，每个电容的另一端通过一个受控开关连接第一基准电压或第二基准电压，并且所述第一电容阵列电路与第二电容阵列电路的相同权重位所对应的电容电路的电容的容值相同；
7.所述第一电容阵列电路的每个电容电路的接入端和采样开关电路的第一输出端均连接比较器的正相输入端，所述第二电容阵列电路的每个电容电路的接入端和采样开关电路的第二输出端均连接比较器的反相输入端；
8.所述逻辑电路与比较器的第一输出端、第二输出端以及第一电容阵列电路的所有受控开关和第二电容阵列电路的所有受控开关连接。
9.可选的，所述第一电容阵列电路中每一权重位所对应的电容电路的每个电容的容值表示为：
[0010][0011]
其中，n表示电容电路的权重位，cn表示权重位为n的电容电路的每个电容的容值，cu表示单位容值。
[0012]
可选的，所述第一电容阵列电路和第二电容阵列电路中最低权重位所对应的电容电路的一个电容保持接通第一基准电压，另一个电容保持接通第二基准电压。
[0013]
可选的，所述受控开关包括一个pmos管和一个nmos管，所述pmos管的栅极连接nmos管的栅极，所述pmos管的源极连接第一基准电压，所述pmos管的漏极连接nmos管的漏极以及电容，所述nmos管的源极连接第二基准电压，其中，所述逻辑电路与pmos管的栅极耦合连接。
[0014]
可选的，所述比较器用于在比较状态下，比较正相输入端和反相输入端输入的信号，根据比较结果在第一输出端输出第一差分输出信号，在第二输出端输出第二差分输出信号，其中，所述比较器在比较状态下，第一差分输出信号和第二差分输出信号互为相反。
[0015]
可选的，所述逻辑电路用于在采样开关电路采样完成之前，控制第一电容阵列电路和第二电容阵列电路的所有电容电路中的一个受控开关接通第一基准电压、另一个受控开关接通第二基准电压；
[0016]
以及用于在采样开关电路采样完成后，根据每一次比较器比较完成后输出的第一差分输出信号和第二差分输出信号从最高权重位开始依次对第一电容阵列电路和第二电容阵列电路每一权重位的电容电路的受控开关进行控制；
[0017]
其中，如果第一差分输出信号为预设逻辑值，则所述第一电容阵列电路对应权重位的电容电路的两个受控开关被控制为接通第二基准电压，同时所述第二电容阵列电路对应权重位的电容电路的两个受控开关被控制为接通第一基准电压；如果第二差分输出信号为预设逻辑值，则所述第一电容阵列电路对应权重位的电容电路的两个受控开关被控制为接通第一基准电压，同时所述第二电容阵列电路对应权重位的电容电路的两个受控开关被控制为接通第二基准电压。
[0018]
可选的，所述逻辑电路还用于在采样开关电路采样完成后，存储每一次比较器比较后输出的第一差分输出信号和第二差分输出信号，并在比较器的比较次数与第一电容阵列电路的电容电路的权重位数相等时，将每一次存储的第一差分输出信号或第二差分输出信号作为模数转换结果。
[0019]
可选的，所述比较器还用于在复位状态下，在第一输出端输出第一差分输出信号，在第二输出端输出第二差分输出信号，其中，所述比较器在复位状态下，第一差分输出信号和第二差分输出信号相同。
[0020]
可选的，所述逻辑电路还用于在采样开关电路采样完成之前，控制比较器进入复位状态，以及在采样开关电路采样完成后，控制比较器进入比较状态。
[0021]
可选的，还包括状态检测电路，所述状态检测电路用于在第一差分输出信号和第二差分输出信号相同时，向逻辑电路输出第一状态信号，在第一差分输出信号和第二差分输出信号互为相反时，向逻辑电路输出第二状态信号；
[0022]
所述逻辑电路还用于在第一状态信号转变为第二状态信号后，根据每一次比较器比较后输出的第一差分输出信号和第二差分输出信号从最高权重位开始依次对第一电容阵列电路和第二电容阵列电路每一权重位的电容电路的受控开关进行控制。
[0023]
可选的，所述状态检测电路为异或门。
[0024]
为解决上述技术问题，本实用新型还提供一种量子计算机控制系统，包括前述任一项所述的模数转换器。
[0025]
区别于现有技术的情况，本实用新型提供的模数转换器通过两个容值相同的电容以及两个受控开关组成第一电容阵列电路和第二电容阵列电路的电容电路，两个电容的一
端相互连接作为接入端，每个电容的另一端通过一个受控开关连接第一基准电压或第二基准电压，接入端的电压则等效为第一基准电压和第二基准电压的共模电平，从而达到利用两个基准电压得到等效的共模电平的目的，无需额外外接共模电平，可以减少开关线路，降低逻辑电路的时序控制复杂度。在此基础上，由于电容电路采用了这样的结构，在模数转换过程中，共模电平可以保持不变，共模电平不变则会减小比较器因为共模电平变化带来的误差，进一步提高了模数转换器的精度。
[0026]
本实用新型提供的量子计算机控制系统，与模数转换器属于同一实用新型构思，因此具有相同的有益效果，在此不再赘述。
附图说明
[0027]
图1为本实用新型第一实施例提供的模数转换器的结构示意图；
[0028]
图2为本实用新型第一实施例提供的模数转换器的时序控制原理示意图；
[0029]
图3为图2所示的时序控制原理图a部分的示意图；
[0030]
图4为图2所示的时序控制原理图b部分的示意图；
[0031]
图5为本实用新型第一实施例提供的模数转换器的电容电路的结构示意图；
[0032]
图6为本实用新型第二实施例提供的模数转换器的结构示意图。
具体实施方式
[0033]
下面将结合示意图对本实用新型的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
[0034]
在本实用新型的描述中，需要理解的是，术语“中心”、“上”、“下”、“左”、“右”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
[0035]
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
[0036]
请参考图1，本实用新型第一实施例提供了一种模数转换器，该模数转换器包括第一电容阵列电路1、第二电容阵列电路2以及采样开关电路3、比较器4和逻辑电路5。
[0037]
第一电容阵列电路1和第二电容阵列电路2包括相同数量的电容电路cb，电容电路cb包括两个容值相同的电容c以及两个受控开关k，两个电容c的一端相互连接作为接入端，每个电容c的另一端通过一个受控开关k连接第一基准电压vdd或第二基准电压vss，并且第一电容阵列电路1与第二电容阵列电路2的相同权重位所对应的电容电路cb的电容c的容值相同。
[0038]
第一电容阵列电路1与第二电容阵列电路2的每一个电容电路cb对应一个权重位，权重位数与电容电路cb的数量相同，权重位数直接影响模数转换器的分辨率，权重位数越高，则模数转换器的分辨率越高。例如第一电容阵列电路1包括3个电容电路cb，那么这3个
电容电路cb的权重位依次为1、2、3，第一电容阵列电路1的权重位为1的电容电路cb的电容c的容值与第二电容阵列电路2的权重位为1的电容电路cb的电容c的容值相同，其它两个权重位所对应的电容电路cb同样如此。
[0039]
第一电容阵列电路1的每个电容电路cb的接入端和采样开关电路3的第一输出端均连接比较器4的正相输入端，第二电容阵列电路2的每个电容电路cb的接入端和采样开关电路3的第二输出端均连接比较器4的反相输入端。
[0040]
逻辑电路5与比较器4的第一输出端、第二输出端以及第一电容阵列电路1的所有受控开关k和第二电容阵列电路2的所有受控开关k连接。
[0041]
与现有技术不同之处在于，本实施例提供的模数转换器中，每个电容电路cb的接入端所输出的信号等效于第一基准电压和第二基准电压的共模电平，从而无需再外接共模电平，对于受控开关k来说，可以减少开关线路，开关本身更容易实现，成本也更低，开关线路减少后，可以降低逻辑电路的时序控制复杂度。
[0042]
在本实施例中，第一电容阵列电路1中每一权重位所对应的电容电路cb的每个电容c的容值表示为：
[0043][0044]
其中，n表示电容电路cb的权重位，cn表示权重位为n的电容电路cb的每个电容c的容值，cu表示单位容值。由于sar adc通过二进制搜索算法实现对输入信号进行转换，通过上述容值的设定，可以满足二进制搜索算法的条件。
[0045]
根据上述表示，可以看出，除了权重位为1的电容电路cb的电容c的容值固定为单位电容cu以外，其它权重位所对应的电容电路cb的电容c的容值均为2的指数倍。举例来说，例如第一电容阵列电路1包括3个电容电路cb，那么权重位为1的电容电路cb的电容c的容值为cu，权重位为2的电容电路cb的电容c的容值为cu、权重位为3的电容电路cb的电容c的容值为2cu。如果权重位数为4及以上，那么后续权重位所对应的电容电路cb的电容c的容值按照4cu、8cu、16cu、32cu、64cu
…
的规律选取。
[0046]
由于第二电容阵列电路2与第一电容阵列电路1包括的电容电路cb的数量相同，且相同权重位的电容电路cb的电容c的容值也相同，因此，第二电容阵列电路2中每一权重位所对应的电容电路cb的每个电容c的容值同样按照上述表达式表示。
[0047]
由于sar adc在工作过程中不会对最低权重位所对应的电容电路cb的受控开关k进行开关切换，在本实施例中，第一电容阵列电路1和第二电容阵列电路2中最低权重位所对应的电容电路cb的一个电容c保持接通第一基准电压vdd，另一个电容c保持接通第二基准电压vss。
[0048]
具体地，最低权重位所对应的电容电路cb的一个受控开关k可以受逻辑电路5控制保持连接第一基准电压vdd，另一个受控开关k可以受逻辑电路5控制保持连接第二基准电压vss。或者，最低权重位所对应的电容电路cb的两个受控开关k可以接收某个信号，只要该信号存在，无论逻辑电路5是否对该两个受控开关进行控制，一个受控开关k都保持连接第一基准电压vdd，另一个受控开关k都保持连接第二基准电压vss。
[0049]
在本实用新型实施例中，采样开关电路3、比较器4、逻辑电路5以及第一电容阵列电路1与第二电容阵列电路2相互配合完成模数转换过程。
[0050]
具体而言，比较器4用于在比较状态下，比较正相输入端和反相输入端输入的信号，根据比较结果在第一输出端输出第一差分输出信号outp，在第二输出端输出第二差分输出信号outn，其中，比较器4在比较状态下，第一差分输出信号outp和第二差分输出信号outn互为相反。其中，采样开关电路3对差分信号进行采样，采样后的差分信号输入比较器4的正相输入端和反相输入端。
[0051]
逻辑电路5用于在采样开关电路3采样完成之前，控制第一电容阵列电路1和第二电容阵列电路2的所有电容电路cb中的一个受控开关k接通第一基准电压vdd、另一个受控开关k接通第二基准电压vss；以及用于在采样开关电路3采样完成后，根据每一次比较器4比较完成后输出的第一差分输出信号outp和第二差分输出信号outn从最高权重位开始依次对第一电容阵列电路1和第二电容阵列电路2每一权重位的电容电路cb的受控开关k进行控制。
[0052]
其中，如果第一差分输出信号outp为预设逻辑值，则第一电容阵列电路1对应权重位的电容电路cb的两个受控开关k被控制为接通第二基准电压vss，同时第二电容阵列电路2对应权重位的电容电路cb的两个受控开关k被控制为接通第一基准电压vdd；如果第二差分输出信号outn为预设逻辑值，则第一电容阵列电路1对应权重位的电容电路cb的两个受控开关k被控制为接通第一基准电压vdd，同时第二电容阵列电路2对应权重位的电容电路cb的两个受控开关k被控制为接通第二基准电压vss。
[0053]
在现有技术中，电容阵列型sar adc中的电容阵列是单调结构的，单调结构是指逻辑电路只对一个差分输入端的电容阵列的开关进行控制，而另一个差分输入端的电容阵列的开关状态保持不变。采用单调结构电容阵列的sar adc方案在一个完整的比较周期内，比较器的共模电平会不断降低，这会使得比较器的误差变大，容易产生误判，导致模数转换器的精度变差。而本实用新型实施例中，逻辑电路5会根据比较器4的比较结果对第一电容阵列电路1和第二电容阵列电路2相同权重位的电容电路cb的受控开关k进行同步控制，而且第一电容阵列电路1的受控开关k的控制与第二电容阵列电路2的受控开关k的控制是互补的，也就是第一电容阵列电路1的某个权重位的电容电路cb的两个受控开关k连接第一基准电压vdd，第二电容阵列电路2的相同权重位的电容电路cb的两个受控开关k连接第二基准电压vss，反之亦然。因此本实用新型可以使得比较器的共模电平保持不变，提高模数转换器的精度，
[0054]
由于模数转换器需要输出模数转换结果，在本实施例中，逻辑电路5还用于在采样开关电路3采样完成后，存储每一次比较器4比较后输出的第一差分输出信号outp和第二差分输出信号outn，并在比较器4的比较次数与第一电容阵列电路1的电容电路cb的权重位数相等时，将每一次存储的第一差分输出信号outp或第二差分输出信号outn作为模数转换结果。
[0055]
其中，比较器4输出的比较结果也就是最终的模数转换结果，由于比较器4存在多次输出，需要对每次输出都进行存储，执行存储功能的可以是逻辑电路5，也可以是另外增加的模块，为了减少模块数量，本实施例通过逻辑电路5来存储比较器4每一次的输出，例如，在逻辑电路5中设置寄存器，通过寄存器来存储比较器4每一次的输出，并向外部输出模数转换结果。
[0056]
下面将通过一个应用实例对本实用新型实施例的模数转换器的工作原理进行详
细说明。在该应用实例中，第一基准电压vdd为1.5v，第二基准电压为0，预设逻辑值为1。权重位数为3，即第一电容阵列电路1和第二电容阵列电路2包括3个电容电路cb，权重位为1的电容电路cb的电容c的容值表示为cu，权重位为2的电容电路cb的电容c的容值表示为cu，权重位为3的电容电路cb的电容c的容值表示为2cu。
[0057]
为了方便描述，采样开关电路3采样完成后，第一输出端输出的差分信号记为vip，第二输出端输出的差分信号记为vin。请参考图2至图4，模数转换器的工作原理如下：
[0058]
(1)采样阶段
[0059]
采样开关电路3采样完成之前，控制各受控开关k，使得各个电容c连接的电压如图2(a)所示，第一电容阵列电路1的所有电容c上极板(即连接比较器4正相输入端的极板)电荷量为：
[0060]
qp＝(vip-vss)*4cu+(vip-vdd)*4cu＝vip*8cu-vdd*4cu
[0061]
第二电容阵列电路2的所有电容c上极板(即连接比较器4反相输入端的极板)电荷量为：
[0062]
qn＝(vin-vss)*4cu+(vin-vdd)*4cu＝vin*8cu-vdd*4cu
[0063]
比较器4正相输入端的电压为vip＝vip，比较器4反相输入端的电压为vin＝vin。
[0064]
(2)比较阶段
[0065]
采样开关电路3采样完成之后，控制各受控开关k，使得各个电容c连接的电压如图2(b)所示，比较器4进行第一次比较，比较vip和vin的大小。
[0066]
若vip》vin，即vip-vin》0，outp＝1,outn＝0,控制各受控开关k，使得各个电容c连接的电压如图3(c)所示变换，若vip《vin，即vip-vin《0，outp＝0,outn＝1,控制各受控开关k，使得各个电容c连接的电压如图4(f)所示变换。
[0067]
(2.1)如果第一次比较是vip》vin的情况，各个电容c连接的电压如图3(c)所示，此时，第一电容阵列电路1的所有电容c上极板电荷量为：
[0068]
qp＝(vip-vss)*6cu+(vip-vdd)*2cu＝vip*8cu-vdd*2cu
[0069]
第二电容阵列电路2的所有电容c上极板电荷量为：
[0070]
qn＝(vin-vss)*2cu+(vin-vdd)*6cu＝vin*8cu-vdd*6cu
[0071]
根据电荷守恒原理：
[0072]
qp＝vip*8cu-vdd*2cu＝vip*8cu-vdd*4cu
[0073]
qn＝vin*8cu-vdd*6cu＝vin*8cu-vdd*4cu
[0074]
进行变换得到：
[0075]
vip＝vip-1/4vdd
[0076]
vin＝vin+1/4vdd
[0077]
比较器4进行第二次比较，比较vip和vin的大小。
[0078]
若vip》vin，即vip-vin》1/2vdd，outp＝1,outn＝0,控制各受控开关k，使得各个电容c连接的电压如图3(d)所示变换，若vip《vin，即vip-vin《1/2vdd，outp＝0,outn＝1,控制各受控开关k，使得各个电容c连接的电压如图3(e)所示变换。
[0079]
(2.1.1)如果第二次比较是vip》vin的情况，各个电容c连接的电压如图3(d)所示，此时，第一电容阵列电路1的所有电容c上极板电荷量为：
[0080]
qp＝(vip-vss)*7cu+(vip-vdd)*1cu＝vip*8cu-vdd*1cu
[0081]
第二电容阵列电路2的所有电容c上极板电荷量为：
[0082]
qn＝(vin-vss)*1cu+(vin-vdd)*7cu＝vin*8cu-vdd*7cu
[0083]
根据电荷守恒原理：
[0084]
qp＝vip*8cu-vdd*1cu＝vip*8cu-vdd*4cu
[0085]
qn＝vin*8cu-vdd*7cu＝vin*8cu-vdd*4cu
[0086]
进行变换得到：
[0087]
vip＝vip-3/8vdd
[0088]
vin＝vin+3/8vdd
[0089]
比较器4进行第三次比较，比较vip和vin的大小。
[0090]
若vip》vin，即vip-vin》3/4vdd，outp＝1,outn＝0,若vip《vin，即vip-vin《3/4vdd，outp＝0,outn＝1。此时模数转换过程结束，比较器4连续三次输出的第一差分输出信号outp或第二差分输出信号outn就是模数转换结果。
[0091]
(2.1.2)如果第二次比较是vip《vin的情况，各个电容c连接的电压如图3(e)所示，此时，第一电容阵列电路1的所有电容c上极板电荷量为：
[0092]
qp＝(vip-vss)*5cu+(vip-vdd)*3cu＝vip*8cu-vdd*3cu
[0093]
第二电容阵列电路2的所有电容c上极板电荷量为：
[0094]
qn＝(vin-vss)*3cu+(vin-vdd)*5cu＝vin*8cu-vdd*5cu
[0095]
根据电荷守恒原理：
[0096]
qp＝vip*8cu-vdd*3cu＝vip*8cu-vdd*4cu
[0097]
qn＝vin*8cu-vdd*5cu＝vin*8cu-vdd*4cu
[0098]
进行变换得到：
[0099]
vip＝vip-1/8vdd
[0100]
vin＝vin+1/8vdd
[0101]
比较器4进行第三次比较，比较vip和vin的大小。
[0102]
若vip》vin，即vip-vin》1/4vdd，outp＝1,outn＝0,若vip《vin，即vip-vin《1/4vdd，outp＝0,outn＝1。此时模数转换过程结束，比较器4连续三次输出的第一差分输出信号outp或第二差分输出信号outn就是模数转换结果。
[0103]
(2.2)如果第一次比较是vip《vin的情况，各个电容c连接的电压如图4(f)所示，此时，第一电容阵列电路1的所有电容c上极板电荷量为：
[0104]
qp＝(vip-vss)*2cu+(vip-vdd)*6cu＝vip*8cu-vdd*6cu
[0105]
第二电容阵列电路2的所有电容c上极板电荷量为：
[0106]
qn＝(vin-vss)*6cu+(vin-vdd)*2cu＝vin*8cu-vdd*2cu
[0107]
根据电荷守恒原理：
[0108]
qp＝vip*8cu-vdd*6cu＝vip*8cu-vdd*4cu
[0109]
qn＝vin*8cu-vdd*2cu＝vin*8cu-vdd*4cu
[0110]
进行变换得到：
[0111]
vip＝vip+1/4vdd
[0112]
vin＝vin-1/4vdd
[0113]
比较器4进行第二次比较，比较vip和vin的大小。
[0114]
若vip》vin，即vip-vin》-1/2vdd，outp＝1,outn＝0,控制各受控开关k，使得各个电容c连接的电压如图4(g)所示变换，若vip《vin，即vip-vin《-1/2vdd，outp＝0,outn＝1,控制各受控开关k，使得各个电容c连接的电压如图4(h)所示变换。
[0115]
(2.2.1)如果第二次比较是vip》vin的情况，各个电容c连接的电压如图4(g)所示，此时，第一电容阵列电路1的所有电容c上极板电荷量为：
[0116]
qp＝(vip-vss)*3cu+(vip-vdd)*5cu＝vip*8cu-vdd*5cu
[0117]
第二电容阵列电路2的所有电容c上极板电荷量为：
[0118]
qn＝(vin-vss)*5cu+(vin-vdd)*3cu＝vin*8cu-vdd*3cu
[0119]
根据电荷守恒原理：
[0120]
qp＝vip*8cu-vdd*5cu＝vip*8cu-vdd*4cu
[0121]
qn＝vin*8cu-vdd*3cu＝vin*8cu-vdd*4cu
[0122]
进行变换得到：
[0123]
vip＝vip+1/8vdd
[0124]
vin＝vin-1/8vdd
[0125]
比较器4进行第三次比较，比较vip和vin的大小。
[0126]
若vip》vin，即vip-vin》-1/4vdd，outp＝1,outn＝0,若vip《vin，即vip-vin《-1/4vdd，outp＝0,outn＝1。此时模数转换过程结束，比较器4连续三次输出的第一差分输出信号outp或第二差分输出信号outn就是模数转换结果。
[0127]
(2.2.2)如果第二次比较是vip《vin的情况，各个电容c连接的电压如图4(h)所示，此时，第一电容阵列电路1的所有电容c上极板电荷量为：
[0128]
qp＝(vip-vss)*1cu+(vip-vdd)*7cu＝vip*8cu-vdd*7cu
[0129]
第二电容阵列电路2的所有电容c上极板电荷量为：
[0130]
qn＝(vin-vss)*7cu+(vin-vdd)*1cu＝vin*8cu-vdd*1cu
[0131]
根据电荷守恒原理：
[0132]
qp＝vip*8cu-vdd*7cu＝vip*8cu-vdd*4cu
[0133]
qn＝vin*8cu-vdd*1cu＝vin*8cu-vdd*4cu
[0134]
进行变换得到：
[0135]
vip＝vip+3/8vdd
[0136]
vin＝vin-3/8vdd
[0137]
比较器4进行第三次比较，比较vip和vin的大小。
[0138]
若vip》vin，即vip-vin》-3/4vdd，outp＝1,outn＝0,若vip《vin，即vip-vin《-3/4vdd，outp＝0,outn＝1。此时模数转换过程结束，比较器4连续三次输出的第一差分输出信号outp或第二差分输出信号outn就是模数转换结果。
[0139]
第一电容阵列电路1和第二电容阵列电路2中的受控开关k可以采用多种形式实现，本实用新型实施例优先选用mos管来实现。参考图5，受控开关k包括一个pmos管k1和一个nmos管k2，pmos管k1的栅极连接nmos管k2的栅极，pmos管k1的源极连接第一基准电压vdd，pmos管k1的漏极连接nmos管k2的漏极以及电容c，nmos管k2的源极连接第二基准电压vss，其中，逻辑电路5与pmos管k1的栅极耦合连接。逻辑电路5与pmos管k1的栅极以及nmos管k2的栅极之间可以有其它的电路，这些电路的作用例如是为pmos管k1以及nmos管k2提供
足够的驱动。
[0140]
需要注意的是，本实用新型实施例中，第一电容阵列电路1和第二电容阵列电路2包括的电容电路cb的排序方式是按照权重位从高到低的顺序从左往右依次排列，当然，本实用新型不限于此，在其它一些实施例中，排序方式是可以按照权重位从高到低的顺序从右往左依次排列，或者排序方式是随机的，与权重位的高低无关。
[0141]
请参考图6，本实用新型第二实施例提供了一种模数转换器。本实施例的模数转换器包括第一实施例的模数转换器全部的技术特征。与第一实施例的模数转换器相比，本实施例的模数转换器还包括状态检测电路6。
[0142]
比较器4还用于在复位状态下，在第一输出端输出第一差分输出信号outp，在第二输出端输出第二差分输出信号outn，其中，比较器4在复位状态下，第一差分输出信号outp和第二差分输出信号outn相同。
[0143]
逻辑电路5还用于在采样开关电路3采样完成之前，控制比较器4进入复位状态，以及在采样开关电路3采样完成后，控制比较器4进入比较状态。
[0144]
状态检测电路6用于在第一差分输出信号和第二差分输出信号相同时，向逻辑电路5输出第一状态信号，在第一差分输出信号和第二差分输出信号互为相反时，向逻辑电路5输出第二状态信号。也就是说，状态检测电路6的两个输入端分别连接比较器4的正相输入端和反相输入端，状态检测电路6的输出端连接逻辑电路5。
[0145]
逻辑电路5还用于在第一状态信号转变为第二状态信号后，根据每一次比较器4比较后输出的第一差分输出信号outp和第二差分输出信号outn从最高权重位开始依次对第一电容阵列电路1和第二电容阵列电路2每一权重位的电容电路cb的受控开关k进行控制。
[0146]
具体而言，采样开关电路3采样完成之前，比较器4处于复位状态，状态检测电路6输出第一状态信号，逻辑电路5不对受控开关k进行控制。采样开关电路3采样完成之后，比较器4处于比较状态，状态检测电路6输出第二状态信号，逻辑电路5开始对相应的受控开关k进行控制。
[0147]
通过状态检测电路6来检测比较器4的状态，逻辑电路5可以在比较器4第一次比较之后开始对受控开关k进行控制，以及开始存储比较器4输出的信号，避免逻辑电路5在比较器4进行比较之前进行无效控制和无效存储。
[0148]
在本实施例中，状态检测电路6可以为异或门。根据异或门的真值表，本实施例选取第一状态信号为逻辑低电平，第二状态信号为逻辑高电平。
[0149]
本实用新型还提供一种量子计算机控制系统，其包括第一实施例或第二实施例的模数转换器。
[0150]
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”或“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
[0151]
上述仅为本实用新型的优选实施例而已，并不对本实用新型起到任何限制作用。任何所属技术领域的技术人员，在不脱离本实用新型的技术方案的范围内，对本实用新型
揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本实用新型的技术方案的内容，仍属于本实用新型的保护范围之内。

技术特征：
1.一种模数转换器，其特征在于，包括第一电容阵列电路、第二电容阵列电路以及采样开关电路、比较器和逻辑电路；所述第一电容阵列电路和第二电容阵列电路包括相同数量的电容电路，所述电容电路包括两个容值相同的电容以及两个受控开关，两个电容的一端相互连接作为接入端，每个电容的另一端通过一个受控开关连接第一基准电压或第二基准电压，并且所述第一电容阵列电路与第二电容阵列电路的相同权重位所对应的电容电路的电容的容值相同；所述第一电容阵列电路的每个电容电路的接入端和采样开关电路的第一输出端均连接比较器的正相输入端，所述第二电容阵列电路的每个电容电路的接入端和采样开关电路的第二输出端均连接比较器的反相输入端；所述逻辑电路与比较器的第一输出端、第二输出端以及第一电容阵列电路的所有受控开关和第二电容阵列电路的所有受控开关连接。2.根据权利要求1所述的模数转换器，其特征在于，所述第一电容阵列电路中每一权重位所对应的电容电路的每个电容的容值表示为：其中，n表示电容电路的权重位，cn表示权重位为n的电容电路的每个电容的容值，cu表示单位容值。3.根据权利要求2所述的模数转换器，其特征在于，所述第一电容阵列电路和第二电容阵列电路中最低权重位所对应的电容电路的一个电容保持接通第一基准电压，另一个电容保持接通第二基准电压。4.根据权利要求1所述的模数转换器，其特征在于，所述受控开关包括一个pmos管和一个nmos管，所述pmos管的栅极连接nmos管的栅极，所述pmos管的源极连接第一基准电压，所述pmos管的漏极连接nmos管的漏极以及电容，所述nmos管的源极连接第二基准电压，其中，所述逻辑电路与pmos管的栅极耦合连接。5.根据权利要求1至4任一项所述的模数转换器，其特征在于，所述比较器用于在比较状态下，比较正相输入端和反相输入端输入的信号，根据比较结果在第一输出端输出第一差分输出信号，在第二输出端输出第二差分输出信号，其中，所述比较器在比较状态下，第一差分输出信号和第二差分输出信号互为相反。6.根据权利要求5所述的模数转换器，其特征在于，所述逻辑电路用于在采样开关电路采样完成之前，控制第一电容阵列电路和第二电容阵列电路的所有电容电路中的一个受控开关接通第一基准电压、另一个受控开关接通第二基准电压；以及用于在采样开关电路采样完成后，根据每一次比较器比较完成后输出的第一差分输出信号和第二差分输出信号从最高权重位开始依次对第一电容阵列电路和第二电容阵列电路每一权重位的电容电路的受控开关进行控制；其中，如果第一差分输出信号为预设逻辑值，则所述第一电容阵列电路对应权重位的电容电路的两个受控开关被控制为接通第二基准电压，同时所述第二电容阵列电路对应权重位的电容电路的两个受控开关被控制为接通第一基准电压；如果第二差分输出信号为预设逻辑值，则所述第一电容阵列电路对应权重位的电容电路的两个受控开关被控制为接通
第一基准电压，同时所述第二电容阵列电路对应权重位的电容电路的两个受控开关被控制为接通第二基准电压。7.根据权利要求6所述的模数转换器，其特征在于，所述逻辑电路还用于在采样开关电路采样完成后，存储每一次比较器比较后输出的第一差分输出信号和第二差分输出信号，并在比较器的比较次数与第一电容阵列电路的电容电路的权重位数相等时，将每一次存储的第一差分输出信号或第二差分输出信号作为模数转换结果。8.根据权利要求6所述的模数转换器，其特征在于，所述比较器还用于在复位状态下，在第一输出端输出第一差分输出信号，在第二输出端输出第二差分输出信号，其中，所述比较器在复位状态下，第一差分输出信号和第二差分输出信号相同。9.根据权利要求8所述的模数转换器，其特征在于，所述逻辑电路还用于在采样开关电路采样完成之前，控制比较器进入复位状态，以及在采样开关电路采样完成后，控制比较器进入比较状态。10.根据权利要求9所述的模数转换器，其特征在于，还包括状态检测电路，所述状态检测电路用于在第一差分输出信号和第二差分输出信号相同时，向逻辑电路输出第一状态信号，在第一差分输出信号和第二差分输出信号互为相反时，向逻辑电路输出第二状态信号；所述逻辑电路还用于在第一状态信号转变为第二状态信号后，根据每一次比较器比较后输出的第一差分输出信号和第二差分输出信号从最高权重位开始依次对第一电容阵列电路和第二电容阵列电路每一权重位的电容电路的受控开关进行控制。11.根据权利要求10所述的模数转换器，其特征在于，所述状态检测电路为异或门。12.一种量子计算机控制系统，其特征在于，包括权利要求1至11任一项所述的模数转换器。

技术总结
本实用新型公开了模数转换器以及量子计算机控制系统。模数转换器中，第一电容阵列电路和第二电容阵列电路包括相同数量的电容电路，电容电路包括两个容值相同的电容以及两个受控开关，两个电容的一端相互连接作为接入端，每个电容的另一端通过一个受控开关连接第一基准电压或第二基准电压，并且相同权重位所对应的电容电路的电容的容值相同；第一电容阵列电路的接入端和采样开关电路的第一输出端均连接比较器的正相输入端，第二电容阵列电路的接入端和第二输出端均连接反相输入端；逻辑电路与比较器的两个输出端以及所有受控开关连接。通过上述方式，本实用新型能够利用两个基准电压得到等效的共模电平，减少开关线路，降低时序控制复杂度。降低时序控制复杂度。降低时序控制复杂度。


技术研发人员：陆春辉 孔伟成
受保护的技术使用者：合肥本源量子计算科技有限责任公司
技术研发日：2021.11.30
技术公布日：2022/5/25