一种抑制谐波的内匹配电路及射频内匹配功率器件的制作方法

1.本实用新型涉及抑制谐波的内匹配技术领域，尤其涉及一种抑制谐波的内匹配电路及射频内匹配功率器件。


背景技术：

2.gan hemt射频内匹配功率器件,因其具有输出功率大、效率高、体积小、工作温度高等方面的优势，在5g通信、雷达、无人机等设备中得到了广泛的应用。gan hemt射频功率器件的性能很大程度上取决其内匹配电路的性能。内匹配电路对二次谐波的处理可以提高gan hemt射频功放的效率。在进行gan hemt射频功放设计时往往是要考虑对二次谐波的抑制，其原理是对二次谐波进行短路或开路处理可以对输出端波形进行整形，减少输出端电流波形与电压波形的重合，从而减少直流消耗达到提高效率的目的。
3.目前，处理二次谐波的常用内匹配电路是采用串联lc谐振电路，将l1与c1串联起来连接到管芯pad处，l1采用金线实现，c1采用单层陶瓷电容实现。
4.但目前常用的方式有如下技术问题：这种串联lc电路的频率响应很窄且对谐波抑制度不高，难以满足现有的电路使用要求。


技术实现要素：

5.本实用新型提出一种抑制谐波的内匹配电路及射频内匹配功率器件，所述内匹配电路分别通过匹配与谐振电路对二次谐波进行抑制，在提高响应带宽的同时能有效提高谐波的抑制度。
6.本实用新型实施例的第一方面提供了一种抑制谐波的内匹配电路，所述抑制谐波的内匹配电路包括：第一匹配模块、第二匹配模块和谐振模块；
7.所述第一匹配模块、所述谐振模块和所述第二匹配模块依次连接。
8.在第一方面的一种可能的实现方式中，所述谐振模块，包括：第一电容、第二电容和第一电感；
9.所述第一电容的一端与所述第二电容的一端串联连接，所述第一电感的一端与所述第一电容的另一端连接，所述第一电感的另一端与所述第二电容的另一端连接，以构成并联lc谐振回路；
10.所述第一电容和所述第一电感的连接端与所述谐振模块的输入端连接，所述第二电容和所述第一电感的连接端与所述谐振模块的输出端连接。
11.在第一方面的一种可能的实现方式中，所述第一匹配模块，包括：第三电容和第二电感；
12.所述第三电容的一端与所述第二电感的一端连接，所述第三电容的另一端与接地端连接；
13.所述第二电感的另一端与所述第一匹配模块的输入端连接；
14.所述第三电容和所述第二电感的连接端与所述第一匹配模块的输出端连接。
15.在第一方面的一种可能的实现方式中，所述第二匹配模块，包括：第四电容和第三电感；
16.所述第四电容的一端与所述第三电感的一端连接，所述第四电容的另一端与接地端连接；
17.所述第三电感的另一端与所述第二匹配模块的输出端连接；
18.所述第四电容和所述第三电感的连接端与所述第二匹配模块的输入端连接。
19.在第一方面的一种可能的实现方式中，所述第一电容和所述第二电容的容值和为0.1-0.5皮法，所述第一电感的电感值为1-5纳亨。
20.在第一方面的一种可能的实现方式中，所述第二电感的电感值为1-2纳亨。
21.在第一方面的一种可能的实现方式中，所述第三电容的电容值为2-4皮法。
22.在第一方面的一种可能的实现方式中，所述第三电感的电感值为0.1-1纳亨。
23.在第一方面的一种可能的实现方式中，所述第四电容的电容值为0.1-2皮法。
24.本实用新型实施例的第二方面提供了一种射频内匹配功率器件，所述射频内匹配功率器件包括：gan hemt器件以及两个如上所述抑制谐波的内匹配电路；
25.所述gan hemt器件的输入端与其中一个所述抑制谐波的内匹配电路的输出端连接，所述gan hemt器件的输出端与另一个所述抑制谐波的内匹配电路的输入端连接。
26.相比于现有技术，本实用新型实施例提供的一种抑制谐波的内匹配电路及射频内匹配功率器件，其有益效果在于：本实用新型的抑制谐波的内匹配电路包含并联lc谐振，使得信号可以在达到基波匹配的同时对二次谐波产生抑制，从而可以通过对二次谐波的处理提高功率放大器效率。
附图说明
27.图1是本实用新型一实施例提供的一种串联lc谐振电路的电路原理图；
28.图2是本实用新型一实施例提供的一种串联lc谐振电路的波形仿真图；
29.图3是本实用新型一实施例提供的一种抑制谐波的内匹配电路的电路原理图；
30.图4是本实用新型一实施例提供的一种谐振模块的电路等效图；
31.图5是本实用新型一实施例提供的一种抑制谐波的内匹配电路的波形仿真图；
32.图6是本实用新型一实施例提供的一种射频内匹配功率器件的电路原理图。
具体实施方式
33.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
34.参照图1，示出了本实用新型一实施例提供的一种串联lc谐振电路的电路原理图。
35.目前，处理二次谐波的常用内匹配电路是采用串联lc谐振电路(其电路原理如图1所示)，将l1与c1串联起来连接到管芯pad处，l1采用金线实现，c1采用单层陶瓷电容实现。
36.参照图2，示出了本实用新型一实施例提供的一种串联lc谐振电路的波形仿真图。通过ads仿真可以看其s21曲线，基波2.7ghz，谐波5.4ghz抑制为-15db,其中5.4-5.7ghz这
一段抑制小于-14db，抑制带宽非常窄。
37.为了解决上述问题，下面将通过以下具体的实施例对本技术实施例提供的一种抑制谐波的内匹配电路进行详细介绍和说明。
38.参照图3，示出了本实用新型一实施例提供的一种抑制谐波的内匹配电路的电路原理图。
39.其中，作为示例的，所述抑制谐波的内匹配电路，可以包括：
40.所述抑制谐波的内匹配电路包括：第一匹配模块、第二匹配模块和谐振模块；
41.所述第一匹配模块、所述谐振模块和所述第二匹配模块依次连接。
42.信号进入第一匹配模块进行信号匹配，接着从第一匹配模块输入至谐振模块进行谐波抑制然后输出至第二匹配模块再次进行信号匹配，最后输出至芯管，以实现对二次谐波进行抑制，不但提高响应的带宽，同时也有效提高谐波的抑制度。
43.参照图3，在一可选的实施例中，所述谐振模块，包括：第一电容c1、第二电容c2和第一电感l1；
44.所述第一电容c1的一端与所述第二电容c2的一端串联连接，所述第一电感l1的一端与所述第一电容c1的另一端连接，所述第一电感l1的另一端与所述第二电容c2的另一端连接，以构成并联lc谐振回路；
45.所述第一电容c1和所述第一电感l1的连接端与所述谐振模块的输入端连接，所述第二电容c2和所述第一电感l1的连接端与所述谐振模块的输出端连接。
46.在应用时，第一电容c1、第二电容c2和第一电感l1构成并联lc谐振回路，将该回路串联在电路中，其起到抑制谐波作用。
47.参照图4，示出了本实用新型一实施例提供的一种谐振模块的电路等效图。
48.参照图4可知，ⅰ为表层电极，分为电极1和电极2；ⅱ为插入金属层，ⅰ与ⅱ之间填充介质1；ⅲ为地，ⅱ与ⅲ之间填充介质2；电极1与ⅱ之间构成电容c1，电极2与ⅱ之间构成电容c2；电容c1的大小由电极1的尺寸(即长和宽)，介质1的介电常数，介质1的厚度决定；电容c2的大小由电极2的尺寸(即长和宽)，介质1的介电常数，介质1的厚度决定；电容c3和c4由介质2的介电常数和厚度决定，可以通过厚度和介电常数的调节需要的电容值。而l3用金线实现，其电感量通过金线的长度和弧高来调节。
49.在一实施例中，所述第一电容和所述第二电容的容值和为0.1-0.5皮法，所述第一电感的电感值为1-5纳亨。
50.可选地，所述第一匹配模块，包括：第三电容c3和第二电感l2；
51.所述第三电容c3的一端与所述第二电感l2的一端连接，所述第三电容c3的另一端与接地端连接；
52.所述第二电感l2的另一端与所述第一匹配模块的输入端连接；
53.所述第三电容c3和所述第二电感l2的连接端与所述第一匹配模块的输出端连接。
54.在一实施例中，所述第二电感的电感值可以为1-2纳亨。
55.可选地，所述第三电容的电容值为2-4皮法。
56.在又一可选的实施例中，所述第二匹配模块，包括：第四电容c4和第三电感l3；
57.所述第四电容c4的一端与所述第三电感l3的一端连接，所述第四电容c4的另一端与接地端连接；
58.所述第三电感l3的另一端与所述第二匹配模块的输出端连接；
59.所述第四电容c4和所述第三电感l3的连接端与所述第二匹配模块的输入端连接。
60.在一实施例中，所述第三电感的电感值为0.1-1纳亨。
61.可选地，所述第四电容的电容值为0.1-2皮法。
62.在本实施例中，第一匹配模块和第二匹配模块对基波进行匹配作用，在应用时，使用频段可以为2.5-2.7g，那么2.5-2.7g为基波频率。
63.结合图3-5，在使用时，所述抑制谐波的内匹配电路的输入端可以视为一个输入阻抗点，如电阻r1，所述抑制谐波的内匹配电路的输出端也可以视为一个输出阻抗点，如电阻r2；
64.在一可选的应用例子里，可以按管芯输出效率最高时对应的阻抗点设置电阻r1和电阻r2的阻值。例如，电阻r1＝10ω，电阻r2＝50ω时效率最高。具体也可以根据其连接电路选择不同的阻值。
65.对应地，在一可选的应用里，也可以适配其它电子器件的数值。
66.结合图5，在管芯输出效率最高时，第一电容c1+第一电容c2＝0.33pf，第一电感l1＝2.5nh，第二电感l2＝1.3nh，第三电感l3＝0.5nh，第三电容c3＝3.1pf，第四电容c4＝0.8pf。
67.参照图5，示出了本实用新型一实施例提供的一种抑制谐波的内匹配电路的波形仿真图。
68.在使用参数仿真模板仿真其s参数性能如图5所示，结合图5可以看出基波2.7g的s11《-15db,插损0.1db左右，谐波5.4g抑制45dbc，而且5.4-10g范围内抑制大于33dbc，抑制带宽非常宽。
69.在本实施例中，本实用新型实施例提供了一种抑制谐波的内匹配电路，其有益效果在于：本实用新型的抑制谐波的内匹配电路包含并联lc谐振，使得信号可以在达到基波匹配的同时对二次谐波产生抑制，从而可以通过对二次谐波的处理提高功率放大器效率。
70.本实用新型实施例还提供了一种射频内匹配功率器件，参见图6，示出了本实用新型一实施例提供的一种射频内匹配功率器件的结构示意图。
71.其中，作为示例的，所述射频内匹配功率器件可以包括：
72.gan hemt器件以及两个如上所述抑制谐波的内匹配电路；
73.所述gan hemt器件的输入端与其中一个所述抑制谐波的内匹配电路的输出端连接，所述gan hemt器件的输出端与另一个所述抑制谐波的内匹配电路的输入端连接。
74.在使用时，信号从第一个抑制谐波的内匹配电路输入，经过谐波抑制后输入至gan hemt器件中，再从gan hemt器件输入第二个抑制谐波的内匹配电路中。
75.以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。

技术特征：
1.一种抑制谐波的内匹配电路，其特征在于，所述抑制谐波的内匹配电路包括：第一匹配模块、第二匹配模块和谐振模块；所述第一匹配模块、所述谐振模块和所述第二匹配模块依次连接。2.根据权利要求1所述的抑制谐波的内匹配电路，其特征在于，所述谐振模块，包括：第一电容、第二电容和第一电感；所述第一电容的一端与所述第二电容的一端串联连接，所述第一电感的一端与所述第一电容的另一端连接，所述第一电感的另一端与所述第二电容的另一端连接，以构成并联lc谐振回路；所述第一电容和所述第一电感的连接端与所述谐振模块的输入端连接，所述第二电容和所述第一电感的连接端与所述谐振模块的输出端连接。3.根据权利要求1所述的抑制谐波的内匹配电路，其特征在于，所述第一匹配模块，包括：第三电容和第二电感；所述第三电容的一端与所述第二电感的一端连接，所述第三电容的另一端与接地端连接；所述第二电感的另一端与所述第一匹配模块的输入端连接；所述第三电容和所述第二电感的连接端与所述第一匹配模块的输出端连接。4.根据权利要求1所述的抑制谐波的内匹配电路，其特征在于，所述第二匹配模块，包括：第四电容和第三电感；所述第四电容的一端与所述第三电感的一端连接，所述第四电容的另一端与接地端连接；所述第三电感的另一端与所述第二匹配模块的输出端连接；所述第四电容和所述第三电感的连接端与所述第二匹配模块的输入端连接。5.根据权利要求2所述的抑制谐波的内匹配电路，其特征在于，所述第一电容和所述第二电容的容值和为0.1-0.5皮法，所述第一电感的电感值为1-5纳亨。6.根据权利要求3所述的抑制谐波的内匹配电路，其特征在于，所述第二电感的电感值为1-2纳亨。7.根据权利要求6所述的抑制谐波的内匹配电路，其特征在于，所述第三电容的电容值为2-4皮法。8.根据权利要求4所述的抑制谐波的内匹配电路，其特征在于，所述第三电感的电感值为0.1-1纳亨。9.根据权利要求8所述的抑制谐波的内匹配电路，其特征在于，所述第四电容的电容值为0.1-2皮法。10.一种射频内匹配功率器件，其特征在于，所述射频内匹配功率器件包括：gan hemt器件以及两个如权利要求1-9任意一项所述抑制谐波的内匹配电路；所述gan hemt器件的输入端与其中一个所述抑制谐波的内匹配电路的输出端连接，所述gan hemt器件的输出端与另一个所述抑制谐波的内匹配电路的输入端连接。

技术总结
本实用新型公开了一种抑制谐波的内匹配电路及射频内匹配功率器件，所述抑制谐波的内匹配电路包括：第一匹配模块、第二匹配模块和谐振模块；所述第一匹配模块、所述谐振模块和所述第二匹配模块依次连接。本实用新型的抑制谐波的内匹配电路包含并联LC谐振，使得信号可以在达到基波匹配的同时对二次谐波产生抑制，从而可以通过对二次谐波的处理提高功率放大器效率。器效率。器效率。


技术研发人员：刘石头 杨天应 吴绍广
受保护的技术使用者：深圳市时代速信科技有限公司
技术研发日：2021.12.01
技术公布日：2022/5/25