一种单粒子多瞬态脉冲宽度检测系统

1.本发明涉及单粒子效应研究技术领域，具体涉及一种单粒子多瞬态脉冲宽度检测系统。


背景技术：

2.辐射环境中的高能粒子，入射电子器件的敏感区域，累积能量，形成电压扰动，诱发器件发生逻辑错误，这种现象就是单粒子瞬态效应(single event transient，set)。set在电路中传播或被捕获，会造成器件发生软错误，甚至损坏等硬错误，已严重威胁着电路的可靠性。
3.随着特征尺寸的不断缩减，器件的供应电压降低、临界电荷减小、相互间距减小，多结点电荷共享效应显著，因此，单个高能粒子入射往往影响多个结点，产生单粒子多瞬态(single event multiple transients，semt)，极大增加了电路发生错误的概率，使电路工作更加的不稳定，甚至产生致命的错误。所以，semt的测试与表征研究对集成电路在辐射环境中的高可靠性应用具有重要意义和应用价值。
4.目前对瞬态脉冲宽度的检测开展了一些研究。申请号201110457712.2名为“单粒子瞬态电流脉冲检测系统”和申请号201110457845.x名为“单粒子瞬态电流脉冲检测方法”利用示波器来捕获瞬态电流脉冲信号，对示波器的性能和分辨率有较高的要求。申请号201910388052.3名为“一种低功耗小型化单粒子瞬态参数测试装置及方法”和申请号201910388079.2名为“一种宽量程高精度单粒子瞬态参数测试装置、方法”通过压控振荡器将瞬态脉冲转换为不同频率的波形进行分析得到脉冲参数。申请号201410453265.7名为“一种空间单粒子瞬态脉冲测试系统”利用信号放大电路对瞬态脉冲进行调理和放大来测量脉冲宽度和幅值。申请号201911283289.1名为“一种三路测试的单粒子瞬态脉冲宽度测量电路”将三路不同测量电路并行得到的脉冲宽度执行与操作，得到最终的脉冲宽度。国防科技大学的薛召召在《65nm工艺下一种新型单粒子多瞬态测试系统的研究与设计》(国防科技大学博士论文，湖南长沙，2015)和黄鹏程在《纳米cmos集成电路单粒子多瞬态效应及其抑制》(国防科技大学博士论文，湖南长沙，2015)中将经典的基于反相器链的单set测量电路进行了并行扩展来测量semt。
5.现有的瞬态脉冲检测系统和方法多数是针对单个set的，针对多个set的检测系统中，受延时链最小单元的限制，检测精度不高。由于器件特征尺寸进入纳米尺度后，高能粒子诱发的瞬态脉冲宽度更窄，因此，需要更高分辨率、更高精度的semt检测系统和方法，才能有效准确地检测电路中的semt。


技术实现要素：

6.有鉴于此，本发明提供一种单粒子多瞬态脉冲宽度检测系统，用以解决上述问题。
7.为解决上述技术问题，本发明提供一种单粒子多瞬态脉冲宽度检测系统，包括
8.靶电路，用于表征辐射环境下产生的单粒子多瞬态脉冲，其输出作为触发开关电
路的输入；
9.触发开关电路，包括2个并行的d触发器，其一路输出作为中速缓冲链路的输入，另一路同时作为低速缓冲链路和高速缓冲链路的输入；
10.低速缓冲链路，采用结构、参数相同的若干个数据缓冲器串联组成的缓冲链路，每个缓冲器的输出作为低触发链路的时钟信号输入；
11.中速缓冲链路，采用结构、参数相同的若干个数据缓冲器串联组成的缓冲链路，每个缓冲器的输出既作为低触发链路的数据输入，也作为高触发链路的时钟信号输入；
12.高速缓冲链路，采用结构、参数相同的若干个数据缓冲器串联组成的缓冲链路，每个缓冲器的输出作为高触发链路的数据输入；
13.低触发链路，由结构、参数相同的若干个d触发器并行组成的触发链路，每个d触发器的时钟信号源于低速缓冲链路的对应输出，数据信号源于中速缓冲链路的对应输出，其输出作为与门链路的一个输入；
14.高触发链路，由结构、参数相同的若干个d触发器并行组成的触发链路，每个d触发器的时钟信号源于中速缓冲链路的对应输出，数据信号源于高速缓冲链路的对应输出，其输出作为与门链路的一个输入；
15.与门链路，由结构、参数相同的若干组两输入与门并行组成的链路，其中一路输入源于低触发链路对应的输出，另一路输入源于高触发链路对应的输出，其输出作为锁存链路的输入；
16.锁存链路，由若干组锁存结构串联组成，每组锁存结构由1个数据选择器和1个d触发器串联组成，用于锁存或移位输入信号；
17.自触发控制电路，用于控制电路的复位、信号的锁存或移位、脉冲计数。
18.进一步的，低速缓冲链路、中速缓冲链路、高速缓冲链路的缓冲延时依次缩短。
19.进一步的，所述触发开关电路包括的d触发器结构相同，但触发时钟边沿不同，一个是时钟上升沿触发，一个是时钟下降沿触发。
20.进一步的，所述锁存链路通过锁存或移位信号的控制，实现数据的并行锁存和串行移位功能。
21.进一步的，所述自触发控制电路包括两输入或门、两输入与门、加固的d触发器和数据缓冲器，或门的输入端连接触发开关电路的两个输出端，其输出作为d触发器的时钟控制的输入，d触发器的输出作为与门的输入端，与门的输出作为第2个d触发器的数据输入，与门链路的输出作为第2个d触发器的时钟控制的输入，第2个d触发器的输出分别作为锁存或移位、复位的输入，从而实现数据的串行读取和系统状态的复位功能。
22.进一步的，d触发器是采用抗辐射加固的d触发器。
23.本发明的上述技术方案的有益效果如下：
24.本发明提供了一种单粒子多瞬态脉冲宽度检测系统，利用瞬态脉冲上升和下降时刻触发不同延时的链路进行传播，经触发链路和锁存链路输出脉冲宽度，结合自触发控制，实现高精度的多瞬态脉冲的自动检测，为深入研究纳米电路中单粒子多瞬态、抗辐射加固电路性能分析提供有效的技术手段和方法支撑。
附图说明
25.图1为本发明单粒子多瞬态脉冲宽度检测系统结构示意图；
26.图2为本发明触发开关电路示意图；
27.图3为本发明低速、中速、高速缓冲链路示意图；
28.图4为本发明高、低触发链路示意图；
29.图5为本发明与门链路示意图；
30.图6为本发明锁存链路示意图；
31.图7为本发明自触发控制电路示意图；
32.图8为本发明脉冲宽度为110ps的瞬态脉冲被锁存时的输出结果。
具体实施方式
33.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图1-8，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
34.如图1-8所示：本发明提供一种单粒子多瞬态脉冲宽度检测系统，包括
35.靶电路，用于表征辐射环境下产生的单粒子多瞬态脉冲，其输出作为触发开关电路的输入；
36.触发开关电路，包括2个并行的d触发器，其一路输出作为中速缓冲链路的输入，另一路同时作为低速缓冲链路和高速缓冲链路的输入；
37.低速缓冲链路，采用结构、参数相同的若干个数据缓冲器串联组成的缓冲链路，每个缓冲器的输出作为低触发链路的时钟信号输入；
38.中速缓冲链路，采用结构、参数相同的若干个数据缓冲器串联组成的缓冲链路，每个缓冲器的输出既作为低触发链路的数据输入，也作为高触发链路的时钟信号输入；
39.高速缓冲链路，采用结构、参数相同的若干个数据缓冲器串联组成的缓冲链路，每个缓冲器的输出作为高触发链路的数据输入；
40.低触发链路，由结构、参数相同的若干个d触发器并行组成的触发链路，每个d触发器的时钟信号源于低速缓冲链路的对应输出，数据信号源于中速缓冲链路的对应输出，其输出作为与门链路的一个输入；
41.高触发链路，由结构、参数相同的若干个d触发器并行组成的触发链路，每个d触发器的时钟信号源于中速缓冲链路的对应输出，数据信号源于高速缓冲链路的对应输出，其输出作为与门链路的一个输入；
42.与门链路，由结构、参数相同的若干组两输入与门并行组成的链路，其中一路输入源于低触发链路对应的输出，另一路输入源于高触发链路对应的输出，其输出作为锁存链路的输入；
43.锁存链路，由若干组锁存结构串联组成，每组锁存结构由1个数据选择器和1个d触发器串联组成，用于锁存或移位输入信号；
44.自触发控制电路，用于控制电路的复位、信号的锁存或移位、脉冲计数。
45.进一步的，低俗缓冲链路、中速缓冲链路、高速缓冲链路的缓冲延时依次缩短。
46.进一步的，所述触发开关电电路包括的d触发器结构相同，但触发时钟边沿不同，一个是时钟上升沿触发，一个是时钟下降沿触发
47.进一步的，所述锁存链路通过锁存或移位信号的控制，实现数据的并行锁存和串行移位功能。
48.进一步的，所述自触发控制电路包括两输入或门、两输入与门、加固的d触发器和数据缓冲器，或门的输入端连接触发开关电路的两个输出端，其输出作为d触发器的时钟控制的输入，d触发器的输出作为与门的输入端，与门的输出作为第2个d触发器的数据输入，与门链路的输出作为第2个d触发器的时钟控制的输入，第2个d触发器的输出分别作为锁存或移位、复位的输入，从而实现数据的串行读取和系统状态的复位功能。
49.进一步的，d触发器是采用抗辐射加固的d触发器。
50.下面结合实施例、附图对本发明作进一步描述。
51.参见图1，该实施例中的单粒子多瞬态脉冲宽度检测系统包括靶电路、触发开关电路、低速缓冲链路、中速缓冲链路、高速缓冲链路、低触发链路、高触发链路、与门链路、锁存链路及自触发控制电路等。具体地，结合参见图2、图3、图4、图5、图6和图7。
52.上述靶电路用于在辐射环境中诱发单粒子多瞬态，并为触发开关电路提供脉冲信号的。鉴于反相器结构简单且对单粒子瞬态敏感，同时兼顾增加敏感面积和降低脉冲传播带来的误差，故将多条短反相器链作为敏感元件并行布置，通过或门汇聚到触发开关电路。
53.上述触发开关电路由2个触发沿相反的d触发器并行构成，具体参见图2。两个d触发器的输入端保持高电平(“1”)状态，初始状态为“0”。为便于实施例说明，假设上述靶电路产生的set脉冲是由“0”到“1”的正脉冲(由“1”到“0”的负脉冲的宽度检测过程一样)，测量时，复位信号reset设置为高电平。当产生的脉冲输入到触发开关电路时，在脉冲的上升时刻，触发第一个d触发器，并输出当前时刻的状态；在脉冲的下降时刻，触发第二个d触发器，并输出当前时刻的状态。因此，两个触发器的输出会在不同的时刻从“0”变成“1”，并保持，而两个上升沿对应时刻的差值即为set脉冲宽度。当复位信号reset设置为低电平时，两个触发器复位，输出低电平。
54.上述低速、中速、高速缓冲链路分别由缓冲延时较长、中等、较短的n个数据缓冲器串联组成，参见图3。每条缓冲链路分别采用结构、参数相同的100级数据缓冲器构成，要求单位缓冲时间满足：t1》t2》t3。由于是基于缓冲时间的差值(t
1-t2或t
2-t3)来得到脉冲宽度的，因此这里以最小缓冲时间δt为基准，构建的三条缓冲链路要满足t1＝3δt，t2＝2δt，t3＝δt。这样，上述触发开关电路输出的两个不同上升沿的信号在三条不同延时的链路传播时，会改变传播信号的上升时刻。
55.上述高、低触发链路分别由结构、参数相同的d触发器并行组成，参见图4。每条触发链路包括100级触发器，与缓冲链路的级数对应。高触发链路中触发器的时钟控制端和低触发链路中触发器的输入端连接，输入中速缓冲链路对应的输出信号，高触发链路中触发器的输入端和低触发器链路中触发器的时钟控制端连接低速和高速缓冲链路对应的输出信号。当复位信号reset为高电平时，每一级触发器输出当前时刻的状态；当复位信号reset为低电平时，每一级触发器复位并输出“0”。测量时，在时钟上升沿，当输入为“0”时，低触发链路的触发器输出为“0”；当输入为“1”时，低触发链路的触发器输出为“1”。由于高触发链路的输入端较早转变为“1”，故在时钟上升沿，高触发链路的触发输出始终为“1”。
56.上述与门链路由结构、参数相同的两输入与门并行组成，参见图5。与门链路包含100级与门，与缓冲链路的级数对应。每一级与门，只有当两个输入端同时为高电平时，输出才是高电平；否则，输出低电平。由于高触发链路的触发器输出始终为“1”，因此，当低触发链路的触发器输出为“1”时，与门链路的与门输出为“1”，对应的级数记为第n级，则第1到n-1级的与门输出均为0，第n到最后的与门输出均为1。
57.上述锁存链路由锁存结构串联组成，每级锁存结构由1个数据选择器和1个d触发器串联组成，参见图6。锁存链路包含100级数据选择器和d触发器，与缓冲链路的级数对应。当载入信号load有效时，每一级数据选择器向d触发器输出当前级数的数据，触发器在时钟信号的控制下，在下一个时刻输出当前时刻的状态；当移位信号shift为有效时，每一级数据选择器向d触发器输出上一级d触发器输出端的数据，在时钟信号的控制下，实现数据的移位功能。
58.上述自触发控制电路包括两输入或门、两输入与门、加固的d触发器和数据缓冲器，参见图7。当靶电路产生单粒子瞬态脉冲时，触发开关电路会输出“0”到“1”转换的信号，汇聚到自触发控制电路的或门，输入到触发器的时钟控制端，在时钟上升沿，触发器输出“1”给与门，当初始化信号initial为高电平时，与门输出为“1”，当与门链路输出一个“0”到“1”转变的信号给第二个d触发器时，第二个触发器的输出端“q”输出为1，送至锁存链路的load/shift端；输出端
“”
为0，经过若干缓冲器和初始化信号initial汇聚到与门，输出“0”至d触发器的reset端，对d触发器的状态进行复位，并自动等待下一个单粒子瞬态的输入。
59.重复上述过程，直至完成单粒子多瞬态脉冲宽度的检测。
60.该检测系统测量单粒子瞬态脉冲宽度的计算公式为：根据该锁存链路中第一个输出值为“1”对应的锁存结构的级数与缓冲链路的最小缓冲时间δt来得到瞬态脉冲宽度。图8显示单个脉冲宽度为110ps的瞬态脉冲通过该检测系统锁存时的输出结果。缓冲链路的最小缓冲时间为9ps，锁存链路中第一个输出值为“1”对应的锁存结构的级数为13级。考虑到在低触发链路中，第12级的触发器的时钟上升沿可能刚好处于其输入端由“0”到“1”转变的瞬间，则其输出仍为“0”，等到第13级触发器输出“1”时，可能输入端由“0”到“1”转变的时刻已经增加了一个最小缓冲时间，因此，为了提高测量精度，这里采用(n-0.5)*δt来计算脉冲宽度，其中，n触发链路第一输出1的级数，δt是最小缓冲时间，即：(13-0.5)*9ps，得到的测量的脉冲范围为112.5
±
4.5ps。然而，传统的方法，则是采用n*δt来估算得到的脉冲宽度范围为：117
±
4.5ps，相比较而言，本发明的方法精度更高。
61.在本发明中，除非另有明确的规定和限定，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
62.以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

技术特征：
1.一种单粒子多瞬态脉冲宽度检测系统，其特征在于：包括靶电路，用于表征辐射环境下产生的单粒子多瞬态脉冲，其输出作为触发开关电路的输入；触发开关电路，包括2个并行的d触发器，其一路输出作为中速缓冲链路的输入，另一路同时作为低速缓冲链路和高速缓冲链路的输入；低速缓冲链路，采用结构、参数相同的若干个数据缓冲器串联组成的缓冲链路，每个缓冲器的输出作为低触发链路的时钟信号输入；中速缓冲链路，采用结构、参数相同的若干个数据缓冲器串联组成的缓冲链路，每个缓冲器的输出既作为低触发链路的数据输入，也作为高触发链路的时钟信号输入；高速缓冲链路，采用结构、参数相同的若干个数据缓冲器串联组成的缓冲链路，每个缓冲器的输出作为高触发链路的数据输入；低触发链路，由结构、参数相同的若干个d触发器并行组成的触发链路，每个d触发器的时钟信号源于低速缓冲链路的对应输出，数据信号源于中速缓冲链路的对应输出，其输出作为与门链路的一个输入；高触发链路，由结构、参数相同的若干个d触发器并行组成的触发链路，每个d触发器的时钟信号源于中速缓冲链路的对应输出，数据信号源于高速缓冲链路的对应输出，其输出作为与门链路的一个输入；与门链路，由结构、参数相同的若干组两输入与门并行组成的链路，其中一路输入源于低触发链路对应的输出，另一路输入源于高触发链路对应的输出，其输出作为锁存链路的输入；锁存链路，由若干组锁存结构串联组成，每组锁存结构由1个数据选择器和1个d触发器串联组成，用于锁存或移位输入信号；自触发控制电路，用于控制电路的复位、信号的锁存或移位、脉冲计数。2.如权利要求1所述的单粒子多瞬态脉冲宽度检测系统，其特征在于：低速缓冲链路、中速缓冲链路、高速缓冲链路的缓冲延时依次缩短。3.如权利要求1所述的单粒子多瞬态脉冲宽度检测系统，其特征在于：所述触发开关电路包括的d触发器结构相同，但触发时钟边沿不同，一个是时钟上升沿触发，一个是时钟下降沿触发。4.如权利要求1所述的单粒子多瞬态脉冲宽度检测系统，其特征在于：所述锁存链路通过锁存或移位信号的控制，实现数据的并行锁存和串行移位功能。5.如权利要求1所述的单粒子多瞬态脉冲宽度检测系统，其特征在于：所述自触发控制电路包括两输入或门、两输入与门、加固的d触发器和数据缓冲器，或门的输入端连接触发开关电路的两个输出端，其输出作为d触发器的时钟控制的输入，d触发器的输出作为与门的输入端，与门的输出作为第2个d触发器的数据输入，与门链路的输出作为第2个d触发器的时钟控制的输入，第2个d触发器的输出分别作为锁存或移位、复位的输入，从而实现数据的串行读取和系统状态的复位功能。6.如权利要求5所述的单粒子多瞬态脉冲宽度检测系统，其特征在于：d触发器是采用抗辐射加固的d触发器。

技术总结
本发明提供一种单粒子多瞬态脉冲宽度检测系统，包括靶电路、触发开关电路、低速缓冲链路、中速缓冲链路、高速缓冲链路、低触发链路、高触发链路、与门链路、锁存链路及自触发控制电路。利用瞬态脉冲上升和下降时刻触发不同延时的链路进行传播，经触发链路和锁存链路输出脉冲宽度，结合自触发控制，实现高精度的多瞬态脉冲的自动检测，为深入研究纳米电路中单粒子多瞬态、抗辐射加固电路性能分析提供有效的技术手段和方法支撑。技术手段和方法支撑。技术手段和方法支撑。


技术研发人员：刘保军 杨晓阔 雍霄驹 陈名华 罗湘燕 张爽 王新 赵汉武
受保护的技术使用者：中国人民解放军空军工程大学航空机务士官学校
技术研发日：2022.03.04
技术公布日：2022/5/25