本文的实施方式针对用于电子元件制造的方法，且更特定而言，针对用于在半导体元件中形成含钨的导电结构的方法。
背景技术：
1、钨(w)广泛用于集成电路(integrated circuit；ic)元件制造，以形成需要相对低电阻和相对高电迁移抗性的导电特征。例如，钨可以用作金属填充材料以形成源极触点、汲极触点、金属栅极填充、栅极触点、互连(例如，形成在介电材料层表面中的水平特征)和通孔(例如，形成为穿过介电材料层以连接安置在其上方和下方的其他互连特征的垂直特征)。由于其相对较低电阻率和高熔点，钨也通常用于形成位线和字线，用于对动态随机存取存储器(dynamic random-access memory；dram)元件的存储器单元阵列中的单个存储器单元寻址。
2、随着电路密度的增加和元件特征的不断缩小，以满足下一代半导体元件的需求，可靠地生产出钨特征已经变得越来越有挑战性。集成电路技术的进步使得必需改良耐火金属，特别是钨的沉积方法，以提高间隙填充性质并降低其应力。传统上，间隙填充性质和应力是耐火金属层的两个特征，由于具有高沉积工艺产量但也有低水平的应力和良好的间隙填充特性是竞争性需求，因此这两个特征一直是冲突的。
3、因此，需要形成具有良好间隙填充特性的结构的工艺。
技术实现思路
1、本揭示案的实施方式包括在钨cvd沉积(或会形成挥发性产物的任何其他金属)期间流动基于钼的蚀刻剂(卤化钼、氧卤化钼)，在间隙结构的场区和顶部区域处的生长可以被抑制或蚀刻掉，而对基板的损伤最小。
2、本揭示案的实施方式提供了一种在基板上形成互连结构的方法。该方法包括在基板的表面上形成成核层。基板的表面包括多个开口，形成成核层的工艺包括(a)将基板暴露于含钨前驱物气体，以在多个开口中的每一个的表面上形成含钨层，(b)将形成的含钨层暴露于蚀刻剂气体，其中将含钨层暴露于蚀刻剂气体蚀刻安置在多个开口中的每一个的顶部区域处的含钨层的至少一部分，以及重复(a)和(b)一次或多次。该方法还包括在所形成的成核层上形成块体层。
3、本揭示案的实施方式提供了一种沉积含钨层的方法。该方法包括在处理腔室中执行成核工艺。该成核工艺包括通过将基板暴露于第一含钨前驱物气体以在基板上形成含钨层，以及通过将基于钼的蚀刻剂气体输送到基板来蚀刻所形成的含钨层。该方法还包括在处理腔室中执行沉积工艺。沉积工艺包括通过流动第二含钨前驱物气体来形成块体层。
4、本揭示案的实施方式提供了一种处理系统。该处理系统包括处理腔室和系统控制器，该系统控制器被配置为使处理系统在处理腔室中执行成核工艺。该成核工艺包括通过将基板暴露于第一含钨前驱物气体而在基板上形成含钨层，以及通过将基于钼的蚀刻剂气体输送到基板来蚀刻所形成的含钨层。系统控制器还使处理系统在处理腔室中执行沉积工艺。沉积工艺包括通过流动第二含钨前驱物气体来形成块体层。
1.一种在基板上形成互连结构的方法，包括：
2.如权利要求1所述的方法，其中所述含钨前驱物气体选自由六氟化钨(wf6)、六氯化钨(wcl6)以及其组合组成的群组。
3.如权利要求1所述的方法，其中将形成的所述含钨层暴露于所述蚀刻剂气体以蚀刻形成的所述含钨层的步骤是在20℃和550℃之间的温度下进行的基于热的蚀刻工艺。
4.如权利要求3所述的方法，其中所述蚀刻剂气体包括卤化钼或氧卤化钼。
5.如权利要求4所述的方法，其中所述蚀刻剂气体包括氟化钼(mof6)。
6.如权利要求5所述的方法，其中所述蚀刻剂气体包括氩(ar)和含氢气体。
7.如权利要求1所述的方法，其中所述蚀刻剂气体包括卤化钼或氧卤化钼。
8.如权利要求7所述的方法，其中所述蚀刻剂气体包括氟化钼(mof6)。
9.如权利要求8所述的方法，其中所述蚀刻剂气体包括含氢气体。
10.如权利要求9所述的方法，其中所述蚀刻剂气体包括惰性气体。
11.一种沉积含钨层的方法，包括：
12.如权利要求11所述的方法，进一步包括：
13.如权利要求11所述的方法，其中所述第一含钨前驱物气体和第二含钨前驱物气体各自选自由六氟化钨(wf6)、六氯化钨(wcl6)以及其组合组成的群组。
14.如权利要求11所述的方法，其中形成的所述含钨层的所述蚀刻在20℃和550℃之间的温度下进行。
15.如权利要求11所述的方法，其中所述基于钼的蚀刻剂气体选自由卤化钼、氧卤化钼及其组合组成的群组。
16.如权利要求14的方法，其中所述基于钼的蚀刻剂气体包括氟化钼(mof6)。
17.一种处理系统，包括：
18.如权利要求17所述的处理系统，其中所述系统控制器还被配置成使所述处理系统重复所述成核工艺。
19.如权利要求17所述的处理系统，其中
20.如权利要求17所述的处理系统，其中形成的所述含钨层的所述蚀刻在20℃和550℃之间的温度下进行。
