本发明涉及信号延迟控制，具体涉及一种消除电源噪声影响的时钟网络电路。
背景技术：
1、时钟网络电路是一种在电子设备中用于同步时钟信号的电路系统，时钟网络电路的主要任务是将时钟信号同步到达目标器件，以确保系统中各个部分能够精确地协同工作，这整个过程中，时钟信号对于同步操作至关重要。因此，设计一个高效且低抖动的时钟网络是任何高性能电子设计的核心部分。
2、随着电子设备的不断发展，处理数据的数量和精度不断提升，对于低功耗和低干扰的电路需求越来越多，对其中的时钟电路的性能要求也是越来越高。而对于时钟网络电路来说，电源噪声会对时钟信号产生影响。当电源噪声施加在时钟网络电路上时，时钟信号会产生抖动，导致时钟信号产生更大或者更小的延迟。这个延迟的具体表现为，当电源电压在噪声的影响下电压偏高时，会导致时钟信号的抖动边沿超前，而当电源电压在噪声的影响下电压偏低时，会导致时钟信号的抖动边沿滞后，时钟信号的延迟会影响电路的整体性能。因此，需要设计一种消除时钟信号受到电源噪声的影响的电路。
技术实现思路
1、本发明的目的是提供一种消除电源噪声影响的时钟网络电路，本发明通过设置供电模块100采样电源电压和输出时钟信号的电压，比较两者电压的差值调整供电电压，供电电压对延迟模块200进行控制对时钟信号进行延迟，从而抵消电源噪声对时钟信号产生的延迟，消除了电源噪声对时钟信号的影响。
2、本发明的目的采用如下技术方式实现：
3、本发明提供了一种消除电源噪声影响的时钟网络电路，包括：供电模块（100）和延迟模块（200）；
4、所述供电模块（100）的第一输入端与电源电压连接，所述供电模块（100）的第二输入端与输出时钟信号连接，所述供电模块（100）的输出端与所述延迟模块（200）的控制端连接，所述延迟模块（200）的输入端与输入时钟信号连接，所述延迟模块（200）的输出端与输出时钟信号连接；
5、所述供电模块（100），用于根据电源电压和输出时钟信号电压调整供电电压；
6、所述延迟模块（200），用于根据供电电压调整输入时钟信号的延迟。
7、优选地，所述供电模块（100）包括：第一放大单元（110）、第二放大单元（120）、滤波单元（130）和分压单元（140）；
8、所述第一放大单元（110）的第一输入端与电源电压连接，所述第一放大单元（110）的第二输入端与所述分压单元（140）的输出端连接，所述第一放大单元（110）的输出端与所述第二放大单元（120）的输入端连接；
9、所述第二放大单元（120）的输出端与所述延迟模块（200）的控制端连接；
10、所述滤波单元（130）的输入端与所述第二放大单元（120）的输出端连接，所述滤波单元（130）的输出端接地；
11、所述分压单元（140）的输入端与所述延迟模块（200）的输出端连接；
12、所述第一放大单元（110）用于放大电源电压和输出时钟信号电压的差值；
13、所述第二放大单元（120）用于调整供电电压；
14、所述滤波单元（130）用于平滑供电电压；
15、所述分压单元（140）用于调整所述第一放大单元（110）的第二输入端的输入电压。
16、优选地，所述供电模块（100）还包括：前馈单元（150）；
17、所述前馈单元（150）的输入端与所述延迟模块（200）的输出端连接，所述前馈单元（150）的输出端与所述第一放大单元（110）的输出端连接；
18、所述前馈单元（150），用于调整所述第一放大单元（110）的响应；
19、所述前馈单元（150）包括：第一电容（c1）和第二电容（c2）；
20、所述第一电容（c1）的第一端与所述延迟模块（200）的输出端连接，所述第一电容（c1）的第二端与所述第一放大单元（110）的第二输入端连接；
21、所述第二电容（c2）的第一端与所述延迟模块（200）的输出端连接，所述第二电容（c2）的第二端与所述第一放大单元（110）的输出端连接。
22、优选地，所述第二放大单元（120）包括：第一晶体管（m1）、第二晶体管（m2）和第一电阻（r1）；
23、所述第一晶体管（m1）的栅极与所述第一放大单元（110）的输出端连接，所述第一晶体管（m1）的源极与电源电压连接，所述第一晶体管（m1）的漏极接地；
24、所述第二晶体管（m2）的栅极和源极与电源电压连接，所述第二晶体管（m2）的漏极接地；
25、所述第一电阻（r1）的第一端与电源电压连接，所述第一电阻（r1）的第二端接地。
26、优选地，所述滤波单元（130）包括：第二电阻（r2）和第三电容（c3）；
27、所述第二电阻（r2）的第一端与所述第二放大单元（120）的输出端连接，所述第二电阻（r2）的第二端与所述第三电容（c3）的第一端连接；所述第三电容（c3）的第二端接地。
28、优选地，所述分压单元（140）包括第三电阻（r3）和第四电阻（r4）；
29、所述第三电阻（r3）的第一端与所述延迟模块（200）的输出端连接，所述第三电阻（r3）的第二端与所述第一放大单元（110）的第二输入端连接；
30、所述第四电阻（r4）的第一端与所述第三电阻（r3）的第二端连接，所述第四电阻（r4）的第二端接地。
31、优选地，所述延迟模块（200）包括：偏压产生单元（210）和延迟控制单元（220）；
32、所述偏压产生单元（210）的输入端与所述供电模块（100）的输出端连接，所述偏压产生单元（210）的输出端与所述延迟控制单元（220）的控制的连接；
33、所述延迟控制单元（220）的输入端与输入时钟信号连接，所述延迟控制单元（220）的输出端与输出时钟信号连接；
34、所述偏压产生单元（210），用于根据供电电压产生偏置电压；
35、所述延迟控制单元（220），用于根据偏置电压调整输入时钟信号的延迟。
36、优选地，所述延迟控制单元（220）包括：电压控制延迟线；
37、所述电压控制延迟线包括：多个串联的延迟器；
38、每个所述延迟器的控制端与所述偏压产生单元（210）的输出端连接，每个所述延迟器的输出端分别与输出时钟信号连接。
39、优选地，还包括：滤波模块（300）；
40、所述滤波模块（300）的输入端与电源电压连接，所述滤波模块（300）的输出端与所述供电模块（100）的第一输入端连接；
41、所述滤波模块（300），用于平滑电源电压；
42、所述滤波模块（300）包括：第四电容（c4）；
43、所述第四电容（c4）的第一端与电源电压连接，所述第四电容（c4）的第二端与所述供电模块（100）的第一输入端连接。
44、优选地，还包括：去耦模块（400）；
45、所述去耦模块（400）的输入端与所述供电模块（100）的第一输入端连接，所述去耦模块（400）的输出端接地；
46、所述去耦模块（400），用于去除电源电压的噪声；
47、所述去耦模块（400）包括：第五电容（c5）；
48、所述第五电容（c5）的第一端与所述供电模块（100）的第一输入端连接，所述第五电容（c5）的第二端接地。
49、相比现有技术，本发明的有益效果在于：
50、本发明通过设置供电模块100采样电源电压和输出时钟信号的电压，比较两者电压的差值调整供电电压，供电电压对延迟模块200进行控制对时钟信号进行延迟，从而抵消电源噪声对时钟信号产生的延迟，消除了电源噪声对时钟信号的影响。
51、本发明通过设置两级放大单元对电源电压和输出时钟信号的电压的差值进行放大，提高了误差放大的倍数，从而提高了供电模块100的线性率。
52、本发明通过设置偏压产生单元210和延迟控制单元220，将供电电压作为控制电压输入偏压产生单元210产生偏置电压，延迟控制单元220根据偏置电压调整延迟的大小，提供了低的模块功耗和小的模块面积。
53、本发明通过在电源电压和供电模块100之间设置滤波模块300和去耦模块400，在进行延迟同步之前先对电源电压的噪声进行处理，减小了电源噪声对时钟信号的影响。
1.一种消除电源噪声影响的时钟网络电路，其特征在于，包括：供电模块（100）和延迟模块（200）；
2.根据权利要求1所述的一种消除电源噪声影响的时钟网络电路，其特征在于，所述供电模块（100）还包括：前馈单元（150）；
3.根据权利要求1所述的一种消除电源噪声影响的时钟网络电路，其特征在于，所述第二放大单元（120）包括：第一晶体管（m1）、第二晶体管（m2）和第一电阻（r1）；
4.根据权利要求1所述的一种消除电源噪声影响的时钟网络电路，其特征在于，所述滤波单元（130）包括：第二电阻（r2）和第三电容（c3）；
5.根据权利要求1所述的一种消除电源噪声影响的时钟网络电路，其特征在于，所述分压单元（140）包括第三电阻（r3）和第四电阻（r4）；
6.根据权利要求1所述的一种消除电源噪声影响的时钟网络电路，其特征在于，所述延迟模块（200）包括：偏压产生单元（210）和延迟控制单元（220）；
7.根据权利要求6所述的一种消除电源噪声影响的时钟网络电路，其特征在于，所述延迟控制单元（220）包括：电压控制延迟线；
8.根据权利要求1所述的一种消除电源噪声影响的时钟网络电路，其特征在于，还包括：滤波模块（300）；
9.根据权利要求1所述的一种消除电源噪声影响的时钟网络电路，其特征在于，还包括：去耦模块（400）；
