本发明涉及半导体，尤其涉及一种半导体器件的制备方法。
背景技术：
1、在半导体制程的后段铜互连工艺中，在互连线上一般采用降低介电层的k值来降低其电容值，以达到降低器件总体的rc值来降低rc延迟效应，提高器件的反应速度。目前一般通过增加介电层中的孔洞来降低介电层的k值，多个孔洞一般在介电层中的位置不同，多个孔洞会降低介电层的刚性，进而造成介电层倒塌或被破坏，从而造成制程整合上的问题。
2、图1为一种半导体器件中的介电层具有多个孔洞的电镜图。请参考图1，介电层中形成有多个孔洞(如图1中圆形虚框所示)，多个孔洞在介电层中的位置不同，多个孔洞的分布会降低介电层的刚性，造成介电层倒塌或被破坏。
技术实现思路
1、本发明的目的在于提供一种半导体器件的制备方法，降低半导体器件的rc延迟效应。
2、为了达到上述目的，本发明提供了一种半导体器件的制备方法，包括：
3、提供衬底，所述衬底上包括由下至上依次堆叠的第一阻挡层、第一介电层和掩模结构层，所述掩模结构层中形成有若干凹槽；
4、形成图形化的光刻胶层位于所述掩模结构层上且位于所述凹槽中，所述图形化的光刻胶层中具有第一开口和第二开口，所述第一开口的部分位于所述凹槽中，所述第二开口位于所述掩模结构层上；
5、执行第一刻蚀工艺，以所述图形化的光刻胶层为掩模，沿着所述第一开口刻蚀所述掩模结构层、所述第一介电层和部分所述第一阻挡层形成连接孔，并且沿着所述第二开口刻蚀部分所述掩模结构层形成第三开口；
6、去除所述图形化的光刻胶层，执行第二刻蚀工艺，沿着所述凹槽和所述第三开口刻蚀所述掩模结构层和部分所述第一介电层以使所述凹槽和所述第三开口延伸至所述第一介电层中，并且沿着所述连接孔刻蚀所述第一阻挡层以使所述连接孔贯穿所述第一阻挡层；
7、形成金属层填充所述连接孔和所述凹槽，且所述金属层覆盖所述第三开口的顶部和所述掩模结构层；
8、执行研磨工艺，研磨去除所述掩模结构层和部分所述金属层，研磨后保留所述第一介电层中的部分所述第三开口和部分所述凹槽，并且所述凹槽中保留的所述金属层作为第一金属互连线；以及，
9、形成第二阻挡层覆盖所述第一介电层、所述第一金属互连线和保留的所述第三开口的顶部，使得保留的所述第三开口位于相邻所述第一金属互连线之间。
10、可选的，所述掩模结构层包括由下至上依次堆叠的第一掩模层、第二掩模层和第三掩模层，在形成所述图形化的光刻胶层前，所述凹槽贯穿所述第三掩模层、所述第二掩模层以及部分所述第一掩模层。
11、可选的，形成所述图形化的光刻胶层的步骤包括：
12、形成光刻胶层覆盖所述掩模结构层并填充所述凹槽；
13、对所述光刻胶层进行光刻形成图形化的光刻胶层，所述图形化的光刻胶层中具有所述第一开口和所述第二开口，所述第一开口的部分位于所述凹槽中，所述第二开口位于所述掩模结构层上。
14、可选的，所述第二开口的宽度小于所述第一开口的宽度。
15、可选的，所述第一开口位于至少部分所述凹槽中。
16、可选的，所述第一介电层的材质包括正硅酸乙酯。
17、可选的，所述金属层的材质包括铜，所述第二阻挡层的材质包括氮碳化硅。
18、可选的，执行所述第二刻蚀工艺后，所述第三开口的深宽比大于10。
19、可选的，执行所述研磨工艺后，保留的所述第三开口的深宽比大于7。
20、可选的，在提供所述衬底时，所述衬底和所述第一阻挡层之间还包括第二介电层，所述第二介电层中包括第二金属互连线；所述连接孔中的所述金属层作为金属电连接件，所述金属电连接件连接所述第二金属互连线和所述第一金属互连线。
21、在本发明提供的半导体器件的制备方法中，包括：提供衬底，衬底上包括由下至上依次堆叠的第一阻挡层、第一介电层和掩模结构层，掩模结构层中形成有若干凹槽；形成图形化的光刻胶层位于掩模结构层上且位于凹槽中，图形化的光刻胶层中具有第一开口和第二开口，第一开口的部分位于凹槽中，第二开口位于掩模结构层上；执行第一刻蚀工艺，以图形化的光刻胶层为掩模，沿着第一开口刻蚀掩模结构层、第一介电层和部分第一阻挡层形成连接孔，并且沿着第二开口刻蚀部分掩模结构层形成第三开口；去除图形化的光刻胶层，执行第二刻蚀工艺，沿着凹槽和第三开口刻蚀掩模结构层和部分第一介电层以使凹槽和第三开口延伸至第一介电层中，并且沿着连接孔刻蚀第一阻挡层以使连接孔贯穿第一阻挡层；形成金属层填充连接孔和凹槽，且金属层覆盖第三开口的顶部和掩模结构层；执行研磨工艺，研磨去除掩模结构层和部分金属层，研磨后保留第一介电层中的部分第三开口和部分凹槽，并且凹槽中保留的金属层作为第一金属互连线；以及，形成第二阻挡层覆盖第一介电层、第一金属互连线和保留的第三开口的顶部，使得保留的第三开口位于相邻第一金属互连线之间。本发明在形成第一金属互连线的制程中，通过在图形化的光刻胶层中形成第二开口，以满足在第一介电层中形成保留的第三开口，且第二阻挡层不会填充保留的第三开口，使得保留的第三开口位于相邻第一金属互连线之间，能够降低第一介电层的k值并降低其电容值，从而实现降低半导体器件的rc延迟效应。
1.一种半导体器件的制备方法，其特征在于，包括：
2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述掩模结构层包括由下至上依次堆叠的第一掩模层、第二掩模层和第三掩模层，在形成所述图形化的光刻胶层前，所述凹槽贯穿所述第三掩模层、所述第二掩模层以及部分所述第一掩模层。
3.如权利要求1所述的半导体器件的制备方法，其特征在于，形成所述图形化的光刻胶层的步骤包括：
4.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第二开口的宽度小于所述第一开口的宽度。
5.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一开口位于至少部分所述凹槽中。
6.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一介电层的材质包括正硅酸乙酯。
7.如权利要求1所述的半导体器件的制备方法，其特征在于，所述金属层的材质包括铜，所述第二阻挡层的材质包括氮碳化硅。
8.如权利要求7所述的半导体器件的制备方法，其特征在于，执行所述第二刻蚀工艺后，所述第三开口的深宽比大于10。
9.如权利要求7所述的半导体器件的制备方法，其特征在于，执行所述研磨工艺后，保留的所述第三开口的深宽比大于7。
10.如权利要求1所述的半导体器件的制备方法，其特征在于，在提供所述衬底时，所述衬底和所述第一阻挡层之间还包括第二介电层，所述第二介电层中包括第二金属互连线；所述连接孔中的所述金属层作为金属电连接件，所述金属电连接件连接所述第二金属互连线和所述第一金属互连线。
