本发明属于半导体制造，具体涉及基于不同高度mos栅极硬掩模的去除方法。
背景技术：
1、显示驱动芯片(ddic)是控制液晶面板及oled面板开关及显示方式的集成电路芯片，其中芯片中内嵌的静态随机存储器(sram)是整个芯片中一个非常重要的模块。随着显示面板分辨率及数据传输速度的提高，对于驱动芯片的要求也不断提高。晶体管的尺寸越小，传输速度就越快，功耗就越小，对较小单元尺寸的sram需求更高，因此现有技术中需要持续开发更先进的高压工艺平台，涵盖150nm、90nm、55nm、40nm、28nm等技术节点，提供更具有竞争力的sram。
2、在高压平台应用中，各晶体管被设计用于不同的工作电压。对于给定了mos器件的工作电压后，该漏极电流反比于该栅极氧化层的厚度，故可形成具有不同栅极氧化层厚度特点的mos器件，以满足一个复杂电路中各种不同的要求。通常，工作在高电压下的晶体管需要较厚的栅极氧化层，工作在低电压的晶体管需要较薄的栅极氧化层。基于上，mos结构中栅极顶部的硬掩模层通常会处于不同高度，因此去除顶层硬掩模层的过程也同样对于器件的电学性能影响较大。
3、然而，在传统的硬掩模层去除中，通常采用湿法方法解决不同高度栅极顶部硬掩模的去除问题，但很容易引起不同高度栅极的侧壁和表面的损伤(silicon damage)，尤其是高度差较大的栅极，影响了mos器件的电学性能，因此，如何优化基于不同高度mos栅极硬掩模的去除方法，以保护侧壁和表面不受损伤，成为本领域技术人员亟待解决的一个重要技术问题。
技术实现思路
1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于不同高度mos栅极硬掩模的去除方法，用于解决现有技术中不同高度mos器件侧壁和表面的损伤，从而影响器件电学性能等的问题。
2、为实现上述目的，本发明提供一种基于不同高度mos栅极硬掩模层的去除方法，包括以下步骤：
3、s1，提供半导体基板，所述半导体基板包括半导体衬底、位于所述半导体衬底上的第一栅极、第二栅极、第一硬掩模层及第二硬掩模层；其中，所述第一栅极包括自下而上堆叠的第一栅极氧化层、第一控制栅，以及包覆所述第一控制栅的第一栅极侧壁；所述第二栅极包括自下而上堆叠的第二栅极氧化层、第二控制栅，以及包覆所述第二控制栅的第二栅极侧壁；所述第一硬掩模层位于所述第一控制栅上，且覆盖所述第一控制栅的顶面，所述第二硬掩模层位于所述第二控制栅上，且覆盖所述第二控制栅的顶面；且所述第一栅极氧化层与所述第二栅极氧化层具有厚度差，使得覆盖的所述第一硬掩模层高于所述第二硬掩模层；
4、s2，于所述半导体衬底上形成覆盖所述第一栅极、所述第二栅极、所述第一硬掩模及所述第二硬掩模的有机平坦层；
5、s3，采用干法刻蚀对所述有机平坦层进行第一回刻，以完全显露所述第一硬掩模层；
6、s4，去除所述第一硬掩模层；
7、s5，采用干法刻蚀对所述有机平坦层进行第二回刻，以完全显露所述第二硬掩模层；
8、s6，于所述有机平坦层上形成包覆所述第一栅极的光阻；
9、s7，去除所述第二硬掩模层；
10、s8，去除所述有机平坦层及所述光阻。
11、可选地，所述厚度差的取值范围为20nm以上。
12、可选地，所述厚度差的取值范围为小于20nm，且步骤s3～s8替换为以下步骤：
13、s3’：采用干法刻蚀对所述有机平坦层进行回刻，以完全显露所述第一硬掩模层及所述第二硬掩模层；
14、s4’：去除所述第一硬掩模层及所述第二硬掩模层；
15、s5’：去除所述有机平坦层。
16、可选地，所述第一栅极氧化层包括sio2层、tao5层、tio2层、hfo2层、zro2层中的一种或组合；所述第二栅极氧化层包括sio2层、tao5层、tio2层、hfo2层、zro2层中的一种或组合。
17、可选地，所述第一硬掩模层包括tin层、sinx层、siox层中的一种或组合；所述第二硬掩模层包括tin层、sinx层、siox层中的一种或组合。
18、可选地，所述有机平坦层包括全氟烷氧基树脂层或含碳的感光树脂层中的一种或组合。
19、可选地，所述基于不同高度mos栅极硬掩模的去除方法适用的工艺节点包括28nm、40nm、55nm、90nm或150nm。
20、可选地，所述第一控制栅包括多晶硅控制栅或al控制栅中的一种，所述第二控制栅包括多晶硅控制栅或al控制栅中的一种。
21、可选地，所述半导体衬底包括p型衬底或n型衬底中的一种或组合。
22、本发明还提供了另一种基于不同高度mos栅极硬掩模层的去除方法，包括以下步骤：
23、s1，提供半导体基板，所述半导体基板包括半导体衬底、位于所述半导体衬底上的至少三个栅极，所述栅极包括自下而上堆叠的栅极氧化层、控制栅，以及包覆所述控制栅的栅极侧壁，所述控制栅上形成有硬掩模层，至少所述三个栅极的栅极氧化层的高度不同，使得至少所述三个栅极上覆盖的硬掩模层高度不同；
24、s2，于所述半导体衬底上形成覆盖所有所述栅极的有机平坦层；
25、s31，以当前高度最高的硬掩模层作为目标硬掩模层，令与目标硬掩模层高度差小于20nm的硬掩模层为第一待去除硬掩模层；
26、s32，采用干法刻蚀对所述有机平坦层进行回刻，以完全显露目标硬掩模层和第一待去除硬掩模层，去除目标硬掩模层和第一待去除硬掩模层；
27、s33，重复步骤s31；
28、s34，采用干法刻蚀对所述有机平坦层进行回刻，以完全显露目标硬掩模层和第一待去除硬掩模层，于所述有机平坦层上形成包覆已去除硬掩模层的所述栅极的光阻，去除目标硬掩模层和所有第一待去除硬掩模层；
29、s35，重复上述步骤s33，s34，直至将所有所述栅极上覆盖的硬掩模层去除；
30、s4，去除剩余所述有机平坦层及所述光阻。
31、如上所述，本发明基于不同高度mos栅极硬掩模的去除方法，先于半导体衬底上填充有机平坦层，而后采用干法刻蚀对有机平坦层进行第一回刻，使第一硬掩模层暴露出来，在去除第一硬掩模层后，对有机平坦层进行第二回刻，使第二硬掩模层暴露出来，而后覆盖光阻于第一栅极表面，在去除第二硬掩模层后，去除残留的有机平坦层及光阻，完成硬掩模层的去除。当存在3个或3个以上不同高度栅极晶体管时，可针对不同高度的晶体管进行分组组合，以通过进行多步回刻有机平坦层、去除硬掩模层、覆盖光阻于已完成去除硬掩模层的栅极的方式，最终完成具有不同栅极高度的硬掩模层的去除，在此过程中栅极侧壁和表面可被有机平坦层和光阻保护，从而减缓了栅极的侧壁和表面的损伤，提高了器件的电学性能和可靠性。
1.一种基于不同高度mos栅极硬掩模的去除方法，其特征在于：包括以下步骤：
2.根据权利要求1所述的基于不同高度mos栅极硬掩模的去除方法，其特征在于：所述厚度差的取值范围为20nm以上。
3.根据权利要求1所述的基于不同高度mos栅极硬掩模的去除方法，其特征在于：所述厚度差的取值范围为小于20nm，且步骤s3～s8替换为以下步骤：
4.根据权利要求1所述的基于不同高度mos栅极硬掩模的去除方法，其特征在于：所述第一栅极氧化层包括sio2层、tao5层、tio2层、hfo2层、zro2层中的一种或组合；所述第二栅极氧化层包括sio2层、tao5层、tio2层、hfo2层、zro2层中的一种或组合。
5.根据权利要求1所述的基于不同高度mos栅极硬掩模的去除方法，其特征在于：所述第一硬掩模层包括tin层、sinx层、siox层中的一种或组合；所述第二硬掩模层包括tin层、sinx层、siox层中的一种或组合。
6.根据权利要求1所述的基于不同高度mos栅极硬掩模的去除方法，其特征在于：所述有机平坦层包括全氟烷氧基树脂层或含碳的感光树脂层中的一种或组合。
7.根据权利要求1所述的基于不同高度mos栅极硬掩模的去除方法，其特征在于：该方法适用的工艺节点包括28nm、40nm、55nm、90nm或150nm。
8.根据权利要求1所述的基于不同高度mos栅极硬掩模的去除方法，其特征在于：所述第一控制栅包括多晶硅控制栅或al控制栅中的一种，所述第二控制栅包括多晶硅控制栅或al控制栅中的一种。
9.根据权利要求1所述的基于不同高度mos栅极硬掩模的去除方法，其特征在于：所述半导体衬底包括p型衬底或n型衬底中的一种或组合。
10.一种基于不同高度mos栅极硬掩模的去除方法，其特征在于：包括以下步骤：
