本发明属于半导体，具体涉及一种单片集成gan(氮化镓)cmos(complementary metal oxide semiconductor，互补金属氧化物半导体)反相器及其制备方法。
背景技术：
1、gan作为第三代半导体材料的典型代表，具有禁带宽度大、耐高温高压、电子饱和速度高等诸多优点，在高压、高功率、高频等核心电子器件领域展现出巨大的潜力。相较于由gan分立器件构成的电力电子系统，采用gan单片集成技术构成的电力电子系统更具有成本优势，同时可抑制寄生电容和寄生电导问题，有利于提高系统的效率以及可靠性。
2、目前应用gan单片集成技术构成的电力电子系统中，在n沟道gan器件领域，已研发出诸多成熟的高性能增强型产品。但现有的p沟道gan场效应晶体管(fet，field effecttransistor)因存在欧姆接触困难、开态电流小、关态漏电大、亚阈值斜率高和阈值电压调控困难等问题，难以跟n沟道gan器件良好匹配，阻碍了单片集成gan cmos技术的应用。
3、为了解决上述问题，业界通常采用凹槽栅结构来设计p沟道gan场效应晶体管，但凹槽栅结构很难保持刻蚀厚度均匀，使得器件亚阈值摆幅和跨导特性严重恶化，极大地影响了单片集成gan cmos器件的性能。
技术实现思路
1、为了解决现有技术中所存在的上述问题，本发明提供了一种单片集成gan cmos反相器及其制备方法。
2、本发明要解决的技术问题通过以下技术方案实现：
3、第一方面，本发明提供了一种单片集成gan cmos反相器，所述单片集成gan cmos反相器包括：
4、t型fin结构p-fet和hemt；所述t型fin结构p-fet和所述hemt共享缓冲层；所述缓冲层叠加于衬底之上；所述t型fin结构p-fet和所述hemt之间设有隔离槽；所述隔离槽深入至所述缓冲层的上部；
5、所述t型fin结构p-fet的源漏沟道设有多个t型fin结构；
6、所述t型fin结构p-fet的栅电极和所述hemt的栅电极通过第一金属互联条连接；
7、所述t型fin结构p-fet的漏电极和所述hemt的漏电极通过第二金属互联条连接。
8、可选的，所述t型fin结构p-fet包括：所述衬底、所述缓冲层、第一沟道层、第一势垒层、第一p-gan层、栅介质层、所述t型fin结构p-fet的源电极、所述t型fin结构p-fet的漏电极和所述t型fin结构p-fet的栅电极；
9、其中，第一沟道层的上层、第一势垒层和第一p-gan层的中间区域设有通过刻蚀形成的多个t型fin结构；
10、所述t型fin结构p-fet的源电极设置于所述中间区域一侧的第一p-gan层上表面；
11、所述t型fin结构p-fet的漏电极设置于所述中间区域另一侧的第一p-gan层上表面；
12、所述栅介质层位于所述t型fin结构p-fet的源电极和所述t型fin结构p-fet的漏电极之间；
13、所述t型fin结构p-fet的栅电极设置于所述多个t型fin结构上方的栅介质层之上。
14、可选的，所述衬底的材质为硅或蓝宝石；所述缓冲层和所述第一沟道层的材质均为gan；所述第一势垒层的材质为algan；所述第一p-gan层的掺杂材质为mg；所述第一p-gan层中mg的掺杂浓度自底部至顶部递增；所述栅介质层的材质为al2o3或hfo2；所述t型fin结构p-fet的源电极和所述t型fin结构p-fet的漏电极均由ni和au，或者pt和au自下而上依次堆叠形成；所述t型fin结构p-fet的栅电极由ni和au自下而上依次堆叠形成。
15、可选的，所述衬底的厚度范围为300μm～1000μm；所述缓冲层的厚度范围为1μm～5μm；所述第一沟道层的厚度范围为100nm～500nm；所述第一势垒层的厚度范围为15nm～30nm；所述第一p-gan层的厚度范围为50nm～100nm；所述栅介质层的厚度范围为10nm～30nm；所述t型fin结构p-fet的源电极、所述t型fin结构p-fet的漏电极和所述t型fin结构p-fet的栅电极的厚度范围均为100nm～300nm。
16、可选的，所述t型fin结构的高度为200nm～300nm；所述t型fin结构沿平行于源漏沟道方向的长度为0.1μm～5μm；所述t型fin结构沿垂直于源漏沟道方向的宽度为20nm～200nm；相邻的t型fin结构的间距为100nm～500nm。
17、可选的，所述hemt包括：所述衬底、所述缓冲层、第二沟道层、第二势垒层、第二p-gan层、栅介质层、所述hemt的源电极、所述hemt的漏电极和所述hemt的栅电极；
18、所述hemt的源电极叠加于所述第二势垒层上，且位于所述第二p-gan层的一侧；
19、所述hemt的漏电极叠加于所述第二势垒层上，且位于所述第二p-gan层的另一侧；
20、所述hemt的栅电极叠加于所述第二p-gan层之上；
21、所述hemt的源电极和所述hemt的栅电极之间设有栅介质层；
22、所述hemt的漏电极和所述hemt的栅电极之间设有栅介质层。
23、可选的，所述衬底的材质为si或蓝宝石；所述缓冲层和所述第二沟道层的材质均为gan；所述第二势垒层的材质为algan；所述第二p-gan层的掺杂材质为mg；所述第二p-gan层中mg的掺杂浓度自底部至顶部递增；所述栅介质层的材质为al2o3或hfo2；所述hemt的源电极和所述hemt的漏电极均由ti、al、ni和au自下而上依次堆叠形成；所述hemt的栅电极由ni和au自下而上依次堆叠形成。
24、可选的，所述衬底的厚度范围为300μm～1000μm；所述缓冲层的厚度范围为1μm～5μm；所述第二沟道层的厚度范围为100nm～500nm；所述第二势垒层的厚度范围为15nm～30nm；所述第二p-gan层的厚度范围为50nm～100nm；所述栅介质层的厚度范围为10nm～30nm；所述hemt的源电极和所述hemt的漏电极的厚度范围均为260nm；所述hemt的栅电极的厚度范围为120nm～250nm。
25、可选的，所述t型fin结构p-fet的两侧、所述hemt的两侧和所述隔离槽内均覆盖有介质层，且所述介质层、所述t型fin结构p-fet中的栅介质层和所述hemt中的栅介质层是同时淀积形成的。
26、第二方面，本发明提供了一种单片集成gan cmos反相器的制备方法，所述制备方法包括：
27、选取衬底；并在所述衬底上沉积外延结构；所述外延结构自下而上包括：缓冲层、沟道层、势垒层、p-gan层；
28、从所述外延结构上表面的中间部分区域向下刻蚀，形成隔离槽；其中，刻蚀深度深入至所述缓冲层的上部；
29、制作器件电隔离区；
30、在所述隔离槽的两侧制备t型fin结构p-fet和hemt；其中，所述t型fin结构p-fet和所述hemt共享缓冲层；所述t型fin结构p-fet的源漏沟道设有通过刻蚀形成的多个t型fin结构；
31、通过第一金属互联条将所述t型fin结构p-fet的栅电极和所述hemt的栅电极互连；
32、通过第二金属互联条将所述t型fin结构p-fet的漏电极和所述hemt的漏电极互连。
33、本发明提供的一种单片集成gan cmos反相器中t型fin结构p-fet的源漏沟道设有多个t型fin结构，通过多个t型fin结构可以增强栅级可控性，增强电流驱动能力，降低器件功耗。
34、通过调节t型fin结构的fin宽，可以耗尽p-gan层中的空穴，形成增强型器件，且通过调节t型fin结构的fin宽还可以调控阈值电压，以很好地匹配hemt，进而改善gan cmos反相器的性能。
35、以下将结合附图及对本发明做进一步详细说明。
1.一种单片集成gan cmos反相器，其特征在于，所述单片集成gan cmos反相器包括：
2.根据权利要求1所述的单片集成gan cmos反相器，其特征在于，所述t型fin结构p-fet包括：所述衬底、所述缓冲层、第一沟道层、第一势垒层、第一p-gan层、栅介质层、所述t型fin结构p-fet的源电极、所述t型fin结构p-fet的漏电极和所述t型fin结构p-fet的栅电极；
3.根据权利要求2所述的单片集成gan cmos反相器，其特征在于，所述衬底的材质为硅或蓝宝石；所述缓冲层和所述第一沟道层的材质均为gan；所述第一势垒层的材质为algan；所述第一p-gan层的掺杂材质为mg；所述第一p-gan层中mg的掺杂浓度自底部至顶部递增；所述栅介质层的材质为al2o3或hfo2；所述t型fin结构p-fet的源电极和所述t型fin结构p-fet的漏电极均由ni和au，或者pt和au自下而上依次堆叠形成；所述t型fin结构p-fet的栅电极由ni和au自下而上依次堆叠形成。
4.根据权利要求3所述的单片集成gan cmos反相器，其特征在于，所述衬底的厚度范围为300μm～1000μm；所述缓冲层的厚度范围为1μm～5μm；所述第一沟道层的厚度范围为100nm～500nm；所述第一势垒层的厚度范围为15nm～30nm；所述第一p-gan层的厚度范围为50nm～100nm；所述栅介质层的厚度范围为10nm～30nm；所述t型fin结构p-fet的源电极、所述t型fin结构p-fet的漏电极和所述t型fin结构p-fet的栅电极的厚度范围均为100nm～300nm。
5.根据权利要求1所述的单片集成gan cmos反相器，其特征在于，所述t型fin结构的高度为200nm～300nm；所述t型fin结构沿平行于源漏沟道方向的长度为0.1μm～5μm；所述t型fin结构沿垂直于源漏沟道方向的宽度为20nm～200nm；相邻的t型fin结构的间距为100nm～500nm。
6.根据权利要求1所述的单片集成gan cmos反相器，其特征在于，所述hemt包括：所述衬底、所述缓冲层、第二沟道层、第二势垒层、第二p-gan层、栅介质层、所述hemt的源电极、所述hemt的漏电极和所述hemt的栅电极；
7.根据权利要求6所述的单片集成gan cmos反相器，其特征在于，所述衬底的材质为si或蓝宝石；所述缓冲层和所述第二沟道层的材质均为gan；所述第二势垒层的材质为algan；所述第二p-gan层的掺杂材质为mg；所述第二p-gan层中mg的掺杂浓度自底部至顶部递增；所述栅介质层的材质为al2o3或hfo2；所述hemt的源电极和所述hemt的漏电极均由ti、al、ni和au自下而上依次堆叠形成；所述hemt的栅电极由ni和au自下而上依次堆叠形成。
8.根据权利要求7所述的单片集成gan cmos反相器，其特征在于，所述衬底的厚度范围为300μm～1000μm；所述缓冲层的厚度范围为1μm～5μm；所述第二沟道层的厚度范围为100nm～500nm；所述第二势垒层的厚度范围为15nm～30nm；所述第二p-gan层的厚度范围为50nm～100nm；所述栅介质层的厚度范围为10nm～30nm；所述hemt的源电极和所述hemt的漏电极的厚度范围均为260nm；所述hemt的栅电极的厚度范围为120nm～250nm。
9.根据权利要求1所述的单片集成gan cmos反相器，其特征在于，所述t型fin结构p-fet的两侧、所述hemt的两侧和所述隔离槽内均覆盖有介质层，且所述介质层、所述t型fin结构p-fet中的栅介质层和所述hemt中的栅介质层是同时淀积形成的。
10.一种单片集成gan cmos反相器的制备方法，其特征在于，所述制备方法包括：
