本发明属于微机电，具体涉及一种基于电容检测的低噪声mems加速度计读出电路。
背景技术：
1、mems传感器已广泛应用于消费电子、汽车、工业和导航等领域，如液体测量、压力计、加速度计和陀螺仪等。
2、随着低成本和高分辨率mems加速度计在汽车稳定性控制和gps惯性导航等领域的应用越来越广泛，市场对高精度、大量程的mems加速度计需求越来越迫切。传统的mems加速度计存在检测原理复杂、线性度差、量程小、噪声大等问题。
3、尽管目前市场上已经有多种传感器接口电路，包括电容-频率转换、电容-占空比转换和开关电容c/v转换等，但是仍然需要进一步提高读出电路的灵敏度和噪声性能。
技术实现思路
1、为解决上述技术问题，本发明提供一种基于电容检测的低噪声mems加速度计读出电路。具体方案如下：
2、一种基于电容检测的低噪声mems加速度计读出电路,其特征在于：包括c/v转换电路、信号放大电路和lpf/adc模块，所述mems加速计与c/v转换电路连接，所述c/v转换电路通过信号放大电路与lpf/adc模块连接。
3、所述c/v转换电路包括第一运放、第二运放，第一可变电容cs+和第二可变电容cs-，第一运放的输出端和第二运放的输出端均设置有积分电容cf和第一反馈电阻rf，第一反馈电阻rf和积分电容cf并联连接，第一运放的输出端分别通过积分电容cf和第一反馈电阻rf与第一运放的反相输入端连接，第二运放的输出端分别通过积分电容cf和第一反馈电阻rf与第二运放的反相输入端连接，第一运放的反相输入端与第一可变电容cs+连接，第二运放的反相输入端与第二可变电容cs-连接，第一可变电容cs+和第二可变电容cs-均与mems电容加速度计的输出连接，第一运放的正相输入端和第二运放的正相输入端均与地连接。
4、所述信号放大电路包括前级输入缓冲器和运算放大单元，所述前级输入缓冲器与运算放大单元电连接。
5、所述前级输入缓冲器包括第三运放和第四运放，第三运放的正相输入端和第四运放的正相输入端均设置有第一限流电阻r1，第三运放的正相输入端通过第一限流电阻r1与第一运放的输出端连接，第四运放的正相输入端通过第一限流电阻r1与第二运放2的输出端连接，第三运放的输出端和第四运放的输出端均设置有第二反馈电阻r2，所述第三运放的输出端通过第二反馈电阻r2与第三运放的反相输入端连接，所述第四运放的输出端通过第二反馈电阻r2与第四运放的反相输入端连接，第四运放的反相输入端还设置有第二限流电阻r3，所述第四运放的反相输入端通过第二限流电阻r3与第三运放的反相输入端连接。
6、所述运算放大单元包括第五运放，所述第五运放的正相输入端和第五运放的反相输入端均设置有第一分压电阻r4和第二分压电阻r5，第一分压电阻r4和第二分压电阻r5串联连接，第五运放的反相输入端通过第一分压电阻r4与第三运算放大器的输出端连接，第五运放的反相输入端还通过第二分压电阻r5与第五运放的输出端连接，第五运放的正相输入端通过第一分压电阻r4与第四运算放大器的输出端连接，所述第五运放的正相输入端还通过第二分压电阻r5与电源地连接，第五运放的输出端与lpf/adc模块连接。
7、所述lpf/adc模块包括低通滤波器lpf和adc转换器，所述低通滤波器lpf和adc转换器连接。
8、所述adc转换器为3阶1bit sigma-delata(σ-δ)架构。
9、本发明公开了一种基于电容检测的低噪声mems加速度计读出电路，包括开关电容式电容/电压(c/v)转换电路，采用的全差分电容mems加速度计传感器元件具有较大的质量块，提高了传感器的灵敏度和线性度，通过局部反馈路径创建的局部共振器可以有效抑制带内量化噪声，提高了加速度计的测量精度，模/数转换器(adc)，采用3阶多反馈环路和局部共振器σ-δ调制方案可以与其他微传感器集成在同一芯片上，降低了系统成本，提高了系统的集成度，能够有效消除电容微传感器的输出偏置，提高传感器的精度和稳定性。
1.一种基于电容检测的低噪声mems加速度计读出电路，其特征在于：包括c/v转换电路、信号放大电路和lpf/ adc模块，所述mems加速度计与c/v转换电路连接，所述c/v转换电路通过信号放大电路与lpf/adc模块连接。
2.根据权利要求1所述的基于电容检测的低噪声mems加速度计读出电路，其特征在于：所述c/v转换电路包括第一运放（6）、第二运放（7），第一可变电容（cs+）和第二可变电容（cs-），第一运放（6）的输出端和第二运放（7）的输出端均设置有积分电容（cf）和第一反馈电阻（rf），第一反馈电阻（rf）和积分电容（cf）并联连接，第一运放（6）的输出端分别通过积分电容（cf）和第一反馈电阻（rf）与第一运放（6）的反相输入端连接，第二运放（7）的输出端分别通过积分电容（cf）和第一反馈电阻（rf）与第二运放（7）的反相输入端连接，第一运放（6）的反相输入端与第一可变电容（cs+）连接，第二运放（7）的反相输入端与第二可变电容（cs-）连接，第一可变电容（cs+）和第二可变电容（cs-）均与mems电容加速度计的输出连接，第一运放（6）的正相输入端和第二运放（7）的正相输入端均与地连接。
3.根据权利要求2所述的基于电容检测的低噪声mems加速度计读出电路，其特征在于：所述信号放大电路包括前级输入缓冲器和运算放大单元，所述前级输入缓冲器与运算放大单元电连接。
4.根据权利要求3所述的基于电容检测的低噪声mems加速度计读出电路，其特征在于：所述前级输入缓冲器包括第三运放(8）和第四运放（9），第三运放(8）的正相输入端和第四运放（9）的正相输入端均设置有第一限流电阻（r1），第三运放(8）的正相输入端通过第一限流电阻（r1）与第一运放（6）的输出端连接，第四运放（9）的正相输入端通过第一限流电阻（r1）与第二运放（7）的输出端连接，第三运放(8）的输出端和第四运放（9）的输出端均设置有第二反馈电阻（r2），所述第三运放(8）的输出端通过第二反馈电阻（r2）与第三运放(8）的反相输入端连接，所述第四运放（9）的输出端通过第二反馈电阻（r2）与第四运放（9）的反相输入端连接，第四运放（9）的反相输入端还设置有第二限流电阻（r3），所述第四运放（9）的反相输入端通过第二限流电阻（r3）与第三运放(8）的反相输入端连接。
5.根据权利要求4所述的基于电容检测的低噪声mems加速度计读出电路，其特征在于：所述运算放大单元包括第五运放(10），所述第五运放(10）的正相输入端和第五运放(10）的反相输入端均设置有第一分压电阻（r4）和第二分压电阻（r5），第一分压电阻（r4）和第二分压电阻（r5）串联连接，第五运放(10）的反相输入端通过第一分压电阻（r4）与第三运算放大器的输出端连接，第五运放(10）的反相输入端还通过第二分压电阻（r5）与第五运放(10）的输出端连接，第五运放(10）的正相输入端通过第一分压电阻（r4）与第四运算放大器的输出端连接，所述第五运放(10）的正相输入端还通过第二分压电阻（r5）与电源地连接，第五运放(10）的输出端与lpf/adc模块连接。
6.根据权利要求1所述的基于电容检测的低噪声mems加速度计读出电路，其特征在于：所述lpf/adc模块包括低通滤波器lpf和adc转换器，所述低通滤波器lpf和adc转换器连接。
7.根据权利要求6所述的基于电容检测的低噪声mems加速度计读出电路，其特征在于：所述adc转换器为3阶1 bit sigma-delata（σ-δ）架构。
