基于LOD效应的标准单元版图设计方法与流程

    专利查询2025-04-23  32


    本申请涉及半导体,具体涉及一种基于lod效应的标准单元版图设计方法。


    背景技术:

    1、随着深亚微米工艺的发展,cmos制造工艺对设计的影响越来越大。当前的先进cmos工艺制程中,通常用浅沟槽(shallow trench isolation,sti)的方法完成有源器件的隔离。而sti沟槽中填充的隔离介质氧化物与硅衬底的热力膨胀系数不同,导致sti会产生压应力挤压邻近mos的有源区,引起器件的电性参数发生变化,这种效应称为lod(lengthof diffusion)效应。

    2、由于有源区到mos管的距离不同,压应力对mos管的影响也不同。mos管距离有源区的距离越近,即越靠近有源区边缘,受到的lod效应也就越强。对于pmos来说,所需载流子为空穴,故其速度会随lod效应的增强而变快;而对nmos来说,所需载流子为电子,故其速度会随lod效应的增强而变慢。

    3、标准单元是数字ic设计的基础,将直接影响其性能,但现有的设计流程中并没有考虑lod效应的影响。以图1所示的版图为例,该或非门单元版图的po2(多晶硅2)距离aa1(有源区1)边缘的距离较大,受lod效应影响po2的idsat较小,导致电路开启速度降低,从而引起电路的工作频率降低。


    技术实现思路

    1、鉴于以上所述现有技术的缺点,本申请的目的在于提供一种基于lod效应的标准单元版图设计方法,用于解决现有技术中标准单元版图的设计流程未考虑lod效应的问题。

    2、为实现上述目的及其它相关目的,本申请提供一种基于lod效应的标准单元版图设计方法,包括:

    3、步骤一,确定标准单元版图的设计参数;

    4、步骤二,确定标准单元的有源区及多晶硅布局;

    5、步骤三,确定标准单元需优化的目标时序弧;

    6、步骤四,确定pmos晶体管设计方法和nmos晶体管设计方法。

    7、优选的,标准单元版图的设计参数包括垂直布线通道间距和宽度、水平布线通道间距和宽度、单元高度和版图使用的金属层数。

    8、优选的,通过步骤二确定n阱至有源区的距离、有源区在水平方向上的宽度和在垂直方向上的宽度、多晶硅的宽度及有源区边缘至多晶硅的最小距离。

    9、优选的,在步骤三中,结合电路原理图设计对应的延时模型,假设标准单元中某一输入引起输出跳变时,其余输入保持不引起输出跳变的状态,将传输延时表征成晶体管电阻r和负载电容c的函数,确定需要优化的目标时序弧。

    10、优选的,选择距离输出最远即延时最长的时序弧作为目标时序弧。

    11、优选的,在步骤四中,首先根据步骤二确定的有源区边缘至多晶硅的最小距离要求,确定有源区边缘至mos管的距离sap1、sap2,计算出每根mos管的sap=|sap1-sap2|;再根据步骤三中确定的目标时序弧,若其经过pmos管,则对应的最优sap值sap_p=|sap|max,若其经过nmos管,则对应的最优sap值sap_n=|sap|min。

    12、优选的,垂直布线通道间距为版图设计规则文件中定义的奇数通孔之间的最小间距要求,以满足偶数层金属布线的设计规则,节约布线通道资源。

    13、优选的,水平布线通道间距为版图设计规则文件中定义的偶数通孔之间的最小间距要求,以满足奇数层金属布线的设计规则,节约布线通道资源。

    14、优选的,单元高度为水平布线通道宽度加间距的整数倍,根据标准单元版图的设计需求确定该整数值。

    15、优选的,根据标准单元版图的设计需求确定版图使用的金属层数。

    16、如上所述,本申请提供的基于lod效应的标准单元版图设计方法,具有以下有益效果:在实现标准单元版图面积固定时,充分利用lod效应对p/nmos影响的规律,能够针对性地提升标准单元中速度较慢的时序弧。



    技术特征:

    1.一种基于lod效应的标准单元版图设计方法,其特征在于,所述方法包括:

    2.根据权利要求1所述的方法,其特征在于,所述标准单元版图的设计参数包括垂直布线通道间距和宽度、水平布线通道间距和宽度、单元高度和版图使用的金属层数。

    3.根据权利要求1所述的方法,其特征在于,通过所述步骤二确定n阱至所述有源区的距离、所述有源区在水平方向上的宽度和在垂直方向上的宽度、所述多晶硅的宽度及所述有源区边缘至所述多晶硅的最小距离。

    4.根据权利要求1所述的方法,其特征在于,在所述步骤三中,结合电路原理图设计对应的延时模型,假设所述标准单元中某一输入引起输出跳变时,其余输入保持不引起输出跳变的状态,将传输延时表征成晶体管电阻r和负载电容c的函数,确定所述需要优化的目标时序弧。

    5.根据权利要求4所述的方法,其特征在于,选择距离输出最远即延时最长的时序弧作为所述目标时序弧。

    6.根据权利要求3所述的方法,其特征在于,在所述步骤四中,首先根据所述步骤二确定的所述有源区边缘至所述多晶硅的最小距离要求,确定所述有源区边缘至mos管的距离sap1、sap2,计算出每根mos管的sap=|sap1-sap2|;再根据所述步骤三中确定的所述目标时序弧,若其经过pmos管,则对应的最优sap值sap_p=|sap|max,若其经过nmos管,则对应的最优sap值sap_n=|sap|min。

    7.根据权利要求2所述的方法,其特征在于,所述垂直布线通道间距为版图设计规则文件中定义的奇数通孔之间的最小间距要求,以满足偶数层金属布线的设计规则,节约布线通道资源。

    8.根据权利要求2所述的方法,其特征在于,所述水平布线通道间距为版图设计规则文件中定义的偶数通孔之间的最小间距要求,以满足奇数层金属布线的设计规则,节约布线通道资源。

    9.根据权利要求2所述的方法,其特征在于,所述单元高度为所述水平布线通道宽度加间距的整数倍,根据所述标准单元版图的设计需求确定所述整数值。

    10.根据权利要求2所述的方法,其特征在于,根据所述标准单元版图的设计需求确定所述版图使用的金属层数。


    技术总结
    本申请提供一种基于LOD效应的标准单元版图设计方法,包括:步骤一,确定标准单元版图的设计参数;步骤二,确定标准单元的有源区及多晶硅布局;步骤三,确定标准单元需优化的目标时序弧;步骤四,确定PMOS晶体管设计方法和NMOS晶体管设计方法。在实现标准单元版图面积固定时,充分利用LOD效应对P/NMOS影响的规律,能够针对性地提升标准单元中速度较慢的时序弧,从而提升标准单元的性能。

    技术研发人员:王睿卿,高唯欢
    受保护的技术使用者:上海华力集成电路制造有限公司
    技术研发日:
    技术公布日:2024/11/26
    转载请注明原文地址:https://tc.8miu.com/read-27829.html

    最新回复(0)