处理器、显卡、计算机设备以及依赖解除方法与流程

    专利查询2025-04-23  15


    本申请实施例涉及芯片领域,特别涉及一种处理器、显卡、计算机设备以及依赖解除方法。


    背景技术:

    1、处理器在执行指令时,常采用多级流水线机制。以较为简单的五级流水线为例,五级流水线包括:取指阶段、译码阶段、执行阶段、内存访问阶段、写回阶段。五级流水线可增加多个指令并行执行时的效率。

    2、两个指令之间存在依赖关系是指,两个指令被分配使用同一个寄存器,在后指令要等待在前指令对该寄存器的使用完毕后,才能开始使用该寄存器。依赖关系分为先读后写、先写后读和先写后写三种。以第一指令和第二指令存在先读后写依赖为例,处理器需要等到第一指令对应的写回阶段执行完毕,才能解除第二指令对第一指令的依赖关系,以便执行第二指令对该寄存器的写入。

    3、由于第二指令需要等到第一指令对应的写回阶段执行完毕后,才能解除第二指令对第一指令的依赖关系,第一指令对寄存器的占用时间较长,导致寄存器的使用效率降低。


    技术实现思路

    1、本申请实施例提供了一种处理器、显卡、计算机设备以及依赖解除方法。所述技术方案如下:

    2、一方面,本申请实施例提供了一种处理器,所述处理器包括:指令处理单元和依赖处理单元,所述指令处理单元和所述依赖处理单元之间设置的至少两条通路,所述至少两条通路包括第一类型通路和第二类型通路;

    3、所述指令处理单元,用于通过所述第一类型通路向所述依赖处理单元发送第一依赖解除信号;所述依赖处理单元,用于基于所述第一依赖解除信号解除第一类型寄存器对应的第一依赖关系;

    4、所述指令处理单元,用于通过所述第二类型通路向所述依赖处理单元发送第二依赖解除信号;所述依赖处理单元,用于基于所述第二依赖解除信号解除第二类型寄存器对应的第二依赖关系;

    5、其中,所述第一类型寄存器和所述第二类型寄存器均为同一条指令使用的寄存器。

    6、另一方面,本申请实施例提供了一种显卡,所述显卡包括如上所述的处理器。可选地,该处理器是图形处理器。

    7、另一方面,本申请实施例提供了一种计算机设备,所述计算机设备包括如上所述的处理器。可选地,该处理器是图形处理器。

    8、另一方面,本申请实施例提供了一种依赖解除方法,所述方法由处理器执行,所述处理器包括:指令处理单元和依赖处理单元,所述指令处理单元和所述依赖处理单元之间设置有至少两条通路,所述至少两条通路包括第一类型通路和第二类型通路;所述方法包括:

    9、所述指令处理单元通过所述第一类型通路向所述依赖处理单元发送第一依赖解除信号;所述依赖处理单元基于所述第一依赖解除信号解除第一类型寄存器对应的第一依赖关系;

    10、所述指令处理单元通过所述第二类型通路向所述依赖处理单元发送第二依赖解除信号;所述依赖处理单元基于所述第二依赖解除信号解除第二类型寄存器对应的第二依赖关系;

    11、其中,所述第一类型寄存器和所述第二类型寄存器均为同一条指令使用的寄存器。

    12、本申请实施例中,通过在指令处理单元和依赖处理单元之间设置第一类型通路和第二类型通路。针对同一指令使用的两类寄存器,分别使用第一类型通路解除第一依赖关系以及使用第二类型通路解除第二依赖关系,由于同一指令对不同类型的寄存器的使用时机和使用时长不同,能够使得先使用完毕的寄存器对应的依赖关系得到更早的解除,从而减少该指令对先使用完毕的寄存器的占用时长,提高这部分寄存器的使用效率。同时由于这部分寄存器能够更早的解除,增加了不同指令之间并行指令的可能性。



    技术特征:

    1.一种处理器,其特征在于,所述处理器包括:指令处理单元和依赖处理单元,所述指令处理单元和所述依赖处理单元之间设置的至少两条通路,所述至少两条通路包括第一类型通路和第二类型通路;

    2.根据权利要求1所述的处理器,其特征在于,所述指令处理单元包括加载存储单元;

    3.根据权利要求2所述的处理器,其特征在于,所述指令包括存储指令;

    4.根据权利要求1所述的处理器,其特征在于,所述指令处理单元包括加载存储单元和写回单元;

    5.根据权利要求4所述的处理器,其特征在于,所述指令包括加载指令;

    6.根据权利要求1所述的处理器,其特征在于,所述指令处理单元包括加载存储单元和写回单元;

    7.根据权利要求6所述的处理器,其特征在于,所述指令是加载指令;

    8.根据权利要求1至7任一所述的处理器,其特征在于,

    9.根据权利要求8所述的处理器,其特征在于,所述第一依赖解除机制是计分板机制,所述第二依赖解除机制是睡眠唤醒机制。

    10.根据权利要求1至7任一所述的处理器,其特征在于,所述处理器还包括译码单元;

    11.根据权利要求10所述的处理器,其特征在于,

    12.根据权利要求1至7任一所述的处理器,其特征在于,所述指令处理单元包括加载存储单元;

    13.根据权利要求1至7任一所述的处理器,其特征在于,所述第一类型寄存器是控制类操作数对应的寄存器,所述第二类型寄存器是数据类操作数对应的寄存器。

    14.一种显卡,其特征在于,所述显卡包括如权利要求1至13任一所述的处理器。

    15.一种计算机设备,其特征在于,所述计算机设备包括如权利要求1至13任一所述的处理器。

    16.一种依赖解除方法,其特征在于,所述方法由处理器执行,所述处理器包括:指令处理单元和依赖处理单元,所述指令处理单元和所述依赖处理单元之间设置有至少两条通路,所述至少两条通路包括第一类型通路和第二类型通路;所述方法包括:

    17.根据权利要求16所述的方法,其特征在于,所述指令处理单元包括加载存储单元;所述第一类型通路包括:所述加载存储单元和所述依赖处理单元之间的第一通路;所述第二类型通路包括:所述加载存储单元和所述依赖处理单元之间的第二通路;所述指令包括存储指令;

    18.根据权利要求16所述的方法,其特征在于,所述指令处理单元包括加载存储单元和写回单元;所述第一类型通路包括:所述加载存储单元和所述依赖处理单元之间的第一通路;所述第二类型通路包括:所述写回单元和所述依赖处理单元之间的第三通路;所述指令包括加载指令;

    19.根据权利要求16所述的方法,其特征在于,所述指令处理单元包括加载存储单元和写回单元;所述第一类型通路包括:所述加载存储单元和所述依赖处理单元之间的第二通路;所述第二类型通路包括:所述写回单元和所述依赖处理单元之间的第三通路;所述指令是加载指令;

    20.根据权利要求16至19任一所述的方法,其特征在于,所述依赖处理单元基于所述第一依赖解除信号解除第一类型寄存器对应的第一依赖关系,包括:

    21.根据权利要求20所述的方法,其特征在于,所述第一依赖解除机制是计分板机制,所述第二依赖解除机制是睡眠唤醒机制。

    22.根据权利要求16至19任一所述的方法,其特征在于,所述处理器还包括译码单元;所述方法还包括:

    23.根据权利要求16所述的方法,其特征在于,所述方法还包括:

    24.根据权利要求16至19任一所述的方法,其特征在于,所述指令处理单元包括加载存储单元;所述方法还包括:

    25.根据权利要求16至19任一所述的方法,其特征在于,所述第一类型寄存器是控制类操作数对应的寄存器,所述第二类型寄存器是数据类操作数对应的寄存器。


    技术总结
    本申请实施例公开了一种处理器、显卡、计算机设备以及依赖解除方法,涉及芯片领域。该处理器在指令处理单元和依赖处理单元之间设置有第一类型通路和第二类型通路,指令处理单元用于通过第一类型通路发送第一依赖解除信号,依赖处理单元用于基于第一依赖解除信号解除第一类型寄存器对应的指令依赖关系;指令处理单元还用于通过第二类型通路发送第二依赖解除信号,依赖处理单元用于基于第二依赖解除信号解除第二类型寄存器对应的指令依赖关系;其中,第一类型寄存器和第二类型寄存器均为同一条指令使用的寄存器。采用本申请的处理器,支持提前释放第一类型寄存器,从而解除与第一类型寄存器关联的第一依赖关系,缩短对第一类型寄存器的占用时长。

    技术研发人员:请求不公布姓名,请求不公布姓名,请求不公布姓名
    受保护的技术使用者:摩尔线程智能科技(北京)有限责任公司
    技术研发日:
    技术公布日:2024/11/26
    转载请注明原文地址:https://tc.8miu.com/read-27831.html

    最新回复(0)