本发明属于薄膜晶体管器件及其工艺制造，更具体地说，涉及一种非晶ingazno/inalsno异质结复合沟道双栅薄膜晶体管器件及其制备方法。
背景技术：
1、新型透明非晶ingazno基薄膜晶体管 (a-igzo tft) 以其具有高场效应电子迁移率 (>10 cm2/v•s)、高光学透过率 (eg>3.0 ev)、低功耗及低成本等优点，在有源矩阵有机发光二极管显示 (am-oled)、有源矩阵液晶显示 (am-lcd) 及system-on-panel (sop) 技术上具有显著应用前景；同时，由于室温条件下制备的a-igzo tft仍然具有良好的电学性能，使得tft器件与柔性衬底相兼容，在柔性透明显示技术上也极具应用潜力。尽管a-igzotft表现出优异的器件性能，但由于a-igzo材料固有的非晶属性，在材料禁带中分布着高密度的带尾态与亚带态相关缺陷，严重影响tft器件的场效应电子迁移率与电学可靠性。根据下一代先进显示技术设计要求，驱动tft器件需具有更高的电子迁移率，以缩小tft器件尺寸降低像素面积，增加像素数量，进而实现高分辨率、高亮度、大尺寸、高刷新率新型显示技术应用 (如ar/vr显示，3d显示及柔性逻辑电路)。为了克服a-igzo tft器件材料属性限制，氧化物异质结复合沟道能带工程已经被提出增加tft器件电子迁移率与电学可靠性。在氧化物异质结复合沟道能带结构中，tft器件异质结界面处将形成较大的能带带阶 ()：即在窄带 (n) 氧化物半导体薄膜材料一侧形成势阱，宽带 (n) 氧化物半导体薄膜材料一侧形成势垒；同时相应地在势阱中形成近似于二维电子气的载流子积累，有助于提高tft器件电子迁移率；另外，在tft器件异质结界面的势垒将会抑制沟道载流子捕获效应，进而提升tft器件电学可靠性。
2、目前，已报道的基于a-igzo的氧化物异质结复合沟道的tft器件，如：inzno/ingazno、ino/ingazno、insno/ingazno等，都改善了其tft器件的场效应迁移率与电学可靠性。tft器件电学性能的改善归因于氧化物复合沟道半导体材料的异质结的形成 ()。研究表明，具有较大的能带带阶是提高氧化物异质结复合沟道tft器件场效应电子迁移率与电学可靠性的关键。尽管如此，已报道的半导体异质结复合沟道材料的能带带隙调制范围较小 (eg(a-igzo) 约为3.0 ev~3.5 ev，eg(ito) 约为3.8 ev~4.2 ev)，形成的tft器件异质结势垒相对较低，影响了tft器件场效应电子迁移率与电学可靠性的进一步提升。由于al2o3材料具有较宽的禁带 (~8.7 ev)，将适量的al掺杂进入insno材料，将会显著提高inalsno薄膜材料禁带宽度 (~5.0 ev)。
3、因此，亟需一种新的非晶ingazno/inalsno异质结复合沟道双栅薄膜晶体管器件及其制备方法。
技术实现思路
1、本发明形成较大的异质结能带带阶的inalsno/ingazno异质结复合沟道结构。采用宽禁带高导电性inalsno薄膜与ingazno接触形成同型异质结，形成较大的异质结能带带阶，进而在异质结势阱中积累更高浓度的载流子，提升tft器件的电子迁移率；较高的异质结势垒将会有效地抑制载流子捕获效应，进而提高tft器件电学可靠性。同时，为了进一步提升tft器件性能，本发明提出采用双栅结构对双沟道异质结复合沟道进行调控，以优化tft器件中的纵向电场分布，降低器件界面载流子散射效应，提高tft器件载流子迁移率。
2、基于inalsno薄膜材料具有宽的带隙、高电子迁移率及良好的导电性等特性，与a-igzo薄膜材料结合形成nn同型异质结构。由半导体异质结能带理论可知，在a-igzo/iato异质结界面处将形成较大的能带带阶 ()：即在a-igzo薄膜材料一侧形成势阱，inalsno薄膜材料一侧形成势垒；同时相应地在势阱中形成近似于二维电子气的载流子积累，有助于提高tft器件电子迁移率；另外，a-igzo/iato异质结界面的势垒将会抑制沟道载流子捕获效应，进而提升tft器件电学可靠性。
3、为了解决上述技术问题至少之一，根据本发明的一方面，提供了一种非晶ingazno/inalsno异质结复合沟道双栅薄膜晶体管器件，包括：衬底层1、底栅电极层2、顶栅电极层8、底栅绝缘层3、顶栅绝缘层7、inalsno有源层4、ingazno有源层5、源电极层6、漏电极层10以及钝化层9；所述底栅电极层2覆盖在衬底层1上表面的中心位置；所述底栅绝缘层3位于底栅电极层2的上侧，并完全覆盖衬底层1和底栅电极层2的上表面；所述inalsno有源层4位于底栅绝缘层3上侧中间位置并形成图案化；所述ingazno有源层5位于形成图案化的inalsno有源层4的上表面；在所述ingazno有源层5上表面的左侧和右侧分别形成源电极层6和漏电极层10，并形成图案化；顶栅绝缘层7位于去除与所述的源电极层6和漏电极层10对准以外的ingazno有源层5和底栅绝缘层3区域；顶栅电极层8位于与所述顶栅绝缘层7对准的中心部分区域并形成图案化；钝化层分别位于顶栅绝缘层7、源电极层6、漏电极层10以及顶栅电极层8的上表面，且钝化层并未完全覆盖源电极层6和漏电极层10；并将顶栅电极层8对准以外的inalsno有源层4、ingazno有源层5区域进行导体化处理。
4、进一步地，所述衬底层1材料为透明度高的玻璃或者柔性材料。
5、进一步地，所述的底栅电极层2为ito、钛、铝、镍、钼、铜、金等材料，所述的底栅电极层2厚度为50nm-500nm。
6、进一步地，所述的底栅绝缘层3为氧化硅、氮化硅、氧化铪、氧化铝等介质材料，所述的底栅绝缘层3厚度为50nm-500nm。
7、进一步地，所述的有源层材料为inalsno有源层4薄膜、ingazno有源层5薄膜，所述的有源层材料厚度依次为2nm-15nm、10nm-60nm。利用inalsno有源层4薄膜材料具有宽的带隙、高电子迁移率及良好的导电性等特性，与非晶ingazno有源层5薄膜材料结合形成nn同型异质结构。
8、进一步地，所述的源电极层6和漏电极层10为ito、钛、铝、镍、钼、铜、金等材料，所述的源电极层6和漏电极层10厚度为100nm-500nm。
9、进一步地，所述的顶栅绝缘层7为氧化硅、氮化硅、氧化铪、氧化铝等介质材料，所述的顶栅绝缘层7厚度为50nm-500nm。
10、进一步地，所述的顶栅电极层8为ito、钛、铝、镍、钼、铜、金等材料，所述的顶栅电极层8厚度为50nm-500nm。
11、进一步地，所述的钝化层9为氧化硅、氮化硅、氧化铪、氧化铝等材料，所述的钝化层9厚度为100nm-1000nm。其目的是保护器件表面不受外界气体、水分、杂质的腐蚀，提高tft器件的可靠性。
12、根据本发明的又一方面，提供了一种非晶ingazno/inalsno异质结复合沟道双栅薄膜晶体管器件的制备方法，包括如下步骤：
13、步骤1：获取并清洗衬底；
14、步骤2：采用磁控溅射系统或电子束蒸镀系统淀积ito、钛、铝、镍、钼、铜、金等薄膜作为底栅电极层2；
15、步骤3：采用等离子体增强化学气相沉积 (pecvd) 工艺或原子层沉积 (ald) 工艺淀积出氧化硅、氮化硅、二氧化铪、氧化铝等薄膜作为底栅绝缘层3；
16、步骤4：在所述的底栅绝缘层3上采用磁控溅射系统依次淀积inalsno有源层4和ingazno有源层5；
17、步骤5：在所述inalsno有源层4和ingazno有源层5采用光刻工艺与湿法或干法刻蚀工艺实现器件隔离；
18、步骤6：采用磁控溅射系统或电子束蒸镀系统在所述的ingazno有源层5上表面的左侧和右侧沉积ito、钛、铝、镍、钼、铜、金等薄膜制备源电极层6和漏电极层10；
19、步骤7：采用pecvd工艺或ald工艺在ingazno有源层5和底栅绝缘层3的上表面沉积一层氧化硅、氮化硅、氧化铝薄膜作为顶栅绝缘层7；
20、步骤8：采用磁控溅射系统或电子束蒸镀系统在顶栅绝缘层7上表面的中心部分位置沉积出ito、钛、铝、镍、钼、铜、金等薄膜作为顶栅电极层8；
21、步骤9：采用pecvd工艺或ald工艺制备出氧化硅、氮化硅、氧化铪、氧化铝等薄膜作为钝化层9；
22、步骤10：采用光刻工艺与湿法或干法刻蚀工艺刻蚀钝化层露出源电极层6和漏电极层10；
23、步骤11：将所述的薄膜晶体管在空气或者氧气氛围下250℃~350℃的高温下退火2小时。
24、根据本发明的另一方面，提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现本发明的非晶ingazno/inalsno异质结复合沟道双栅薄膜晶体管器件及其制备方法中的步骤。
25、根据本发明的又一方面，提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现本发明的非晶ingazno/inalsno异质结复合沟道双栅薄膜晶体管器件及其制备方法中的步骤。
26、与现有的技术相比较，本发明的上述方法的有益效果为：
27、1. 能带工程与载流子调控：通过精准调控inalsno材料中的各元素的组成成分，增大材料能带间隙，与ingazno形成异质结后，形成较大的异质结能带带阶，在异质结势阱中积累更高浓度的载流子，提高tft器件的场效应电子迁移率；
28、2. 应力稳定性增强：通过形成较大的inalsno/ingazno异质结能带带阶的复合沟道结构，有效地抑制载流子捕获效应，增强tft器件的电学可靠性；
29、3. 阈值电压优化：通过异质结复合沟道双栅tft器件结构优化设计，有效调控tft器件阈值电压，获得低的tft器件阈值电压。
1.一种非晶ingazno/inalsno异质结复合沟道双栅薄膜晶体管器件，其特征在于，包括：衬底层、底栅电极层、顶栅电极层、底栅绝缘层、顶栅绝缘层、inalsno有源层、ingazno有源层、源电极层、漏电极层和钝化层；
2.根据权利要求1所述的非晶ingazno/inalsno异质结复合沟道双栅薄膜晶体管器件，其特征在于，所述衬底层材料为玻璃或者柔性材料。
3.根据权利要求1所述的非晶ingazno/inalsno异质结复合沟道双栅薄膜晶体管器件，其特征在于，所述底栅电极层和顶栅电极层为ito、钛、铝、镍、钼、铜和金中的一种或多种；所述底栅电极层和顶栅电极层厚度为50nm-500nm。
4.根据权利要求1所述的非晶ingazno/inalsno异质结复合沟道双栅薄膜晶体管器件，其特征在于，所述底栅绝缘层和顶栅绝缘层为氧化硅、氮化硅、氧化铪和氧化铝中的一种；所述底栅绝缘层和顶栅绝缘层厚度为50nm-500nm。
5.根据权利要求1所述的非晶ingazno/inalsno异质结复合沟道双栅薄膜晶体管器件，其特征在于，所述inalsno有源层厚度为2nm-15nm、所述ingazno有源层厚度为10nm-60nm；inalsno薄膜材料与非晶ingazno薄膜材料结合形成nn同型异质结构。
6.根据权利要求1所述的非晶ingazno/inalsno异质结复合沟道双栅薄膜晶体管器件，其特征在于，所述源电极层和漏电极层为ito、钛、铝、镍、钼、铜和金中的一种或多种；所述源电极层和漏电极层厚度为100nm-500nm。
7.根据权利要求1所述的非晶ingazno/inalsno异质结复合沟道双栅薄膜晶体管器件，其特征在于，所述钝化层材料为氧化硅、氮化硅、氧化铪和氧化铝中的一种；所述钝化层厚度为100nm-1000nm。
8.一种非晶ingazno/inalsno异质结复合沟道双栅薄膜晶体管器件的制备方法，其特征在于，包括如下步骤：
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求8所述的非晶ingazno/inalsno异质结复合沟道双栅薄膜晶体管器件的制备方法中的步骤。
10.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求8所述的非晶ingazno/inalsno异质结复合沟道双栅薄膜晶体管器件的制备方法中的步骤。
