本申请涉及电子信息，特别涉及一种驱动电路、驱动方法、芯片及电子设备。
背景技术：
1、在具有isp(integrated-stream protocol，集成流协议)接口的显示面板中，部署有用于进行显示驱动的驱动电路，驱动电路例如为source driver ic(source driverintegrated circuit，源驱动集成电路)，驱动电路可以控制连接的屏幕上画面中的每个像素的亮度，确保画面能正确显示。
2、驱动电路接收到的串行数据信号序列包括rgb(red-green-blue，三原色)信号和控制信号，rgb信号用于控制每个像素的亮度，控制信号用于控制画面的显示模式。由于控制信号与rgb信号需要存储在不同的位置，且控制信号还需要进行进一步的处理，因而驱动电路需要对串行数据信号序列进行处理得到控制信号，使得根据控制信号能够准确控制显示屏的显示模式，实现画面的准确显示。
技术实现思路
1、本申请提供了一种驱动电路、驱动方法、芯片及电子设备，可减少相关的资源消耗。技术方案如下：
2、一方面，本申请提供了一种驱动电路，驱动电路包括接收模块、选择模块和解码模块，选择模块分别与接收模块和解码模块连接；接收模块，用于获取并向选择模块传输数据信号；选择模块，用于在数据信号中选择目标信号，并向解码模块传输目标信号，目标信号的数量小于数据信号的数量；解码模块，用于对目标信号进行解码，得到控制信号，控制信号用于控制显示模式。
3、在一种可能的实现方式中，接收模块，还用于获取并向选择模块传输时钟信号和更新信号；选择模块，还用于在时钟信号中选择目标时钟信号，在更新信号中选择目标更新信号，并向解码模块传输目标时钟信号和目标更新信号，目标时钟信号和目标更新信号均与目标信号对应；解码模块，用于基于目标时钟信号和目标更新信号，对目标信号进行解码，得到控制信号。
4、在一种可能的实现方式中，解码模块，用于在目标更新信号指示解码模块读取信号的情况下，按照目标时钟信号指示的频率读取目标信号的值，根据目标信号的值生成控制信号。
5、在一种可能的实现方式中，解码模块一次读取一组目标信号的值，控制信号为多组，一组控制信号对应一组目标信号。
6、在一种可能的实现方式中，接收模块包括第一接收子模块和第二接收子模块，第一接收子模块和第二接收子模块均与选择模块连接，数据信号包括第一数据子信号和第二数据子信号；第一接收子模块与选择模块之间用于传输第一数据子信号的第一连接线的数量小于第一数据子信号的数量，第二接收子模块与选择模块之间用于传输第二数据子信号的第二连接线的数量小于第二数据子信号的数量。
7、在一种可能的实现方式中，第一接收子模块与选择模块之间部署有第一缓冲器，第二接收子模块与选择模块之间部署有第二缓冲器，第一缓冲器的数量小于或等于第一连接线的数量，第二缓冲器的数量小于或等于第二连接线的数量；第一缓冲器，用于缓存第一接收子模块向选择模块传输的第一数据子信号；第二缓冲器，用于缓存第二接收子模块向选择模块传输的第二数据子信号。
8、另一方面，提供了一种驱动方法，驱动方法应用于驱动电路，驱动电路包括接收模块、选择模块和解码模块，选择模块分别与接收模块和解码模块连接；方法包括：
9、通过接收模块获取并向选择模块传输数据信号；通过选择模块在数据信号中选择目标信号，并向解码模块传输目标信号，目标信号的数量小于数据信号的数量；通过解码模块对目标信号进行解码，得到控制信号，控制信号用于控制显示模式。
10、在一种可能的实现方式中，方法还包括：通过接收模块获取并向选择模块传输时钟信号和更新信号；通过选择模块在时钟信号中选择目标时钟信号，在更新信号中选择目标更新信号，并向解码模块传输目标时钟信号和目标更新信号，目标时钟信号和目标更新信号均与目标信号对应；通过解码模块对目标信号进行解码，得到控制信号，包括：通过解码模块基于目标时钟信号和目标更新信号，对目标信号进行解码，得到控制信号。
11、在一种可能的实现方式中，通过解码模块基于目标时钟信号和目标更新信号，对目标信号进行解码，得到控制信号，包括：通过解码模块在目标更新信号指示解码模块读取信号的情况下，按照目标时钟信号指示的频率读取目标信号的值，根据目标信号的值生成控制信号。
12、在一种可能的实现方式中，解码模块一次读取一组目标信号的值，控制信号为多组，一组控制信号对应一组目标信号。
13、在一种可能的实现方式中，接收模块包括第一接收子模块和第二接收子模块，第一接收子模块和第二接收子模块均与选择模块连接，数据信号包括第一数据子信号和第二数据子信号；第一接收子模块与选择模块之间用于传输第一数据子信号的第一连接线的数量小于第一子信号的数量，第二接收子模块与选择模块之间用于传输第二数据子信号的第二连接线的数量小于第一子信号的数量。
14、在一种可能的实现方式中，第一接收子模块与选择模块之间部署有第一缓冲器，第二接收子模块与选择模块之间部署有第二缓冲器，第一缓冲器的数量小于或等于第一连接线的数量，第二缓冲器的数量小于或等于第二连接线的数量；
15、方法还包括：通过第一缓冲器缓存第一接收子模块向选择模块传输的第一数据子信号；通过第二缓冲器缓存第二接收子模块向选择模块传输的第二数据子信号。
16、另一方面，还提供了一种芯片，芯片包括上述的任一种可能的驱动电路。
17、另一方面，还提供了一种电子设备，电子设备包括上述的任一种可能的驱动电路。
18、本申请提供的技术方案至少带来如下有益效果：
19、本申请中目标信号的数量小于数据信号的数量，因而选择模块向解码模传输目标信号所需的资源较少，解码模块对目标信号解码的工作量较小，并减小驱动电路所占用的面积，提高驱动电路的工作效率。
1.一种驱动电路，其特征在于，所述驱动电路包括接收模块、选择模块和解码模块，所述选择模块分别与所述接收模块和所述解码模块连接；
2.根据权利要求1所述的驱动电路，其特征在于，所述接收模块，还用于获取并向所述选择模块传输时钟信号和更新信号；
3.根据权利要求2所述的驱动电路，其特征在于，所述解码模块，用于在所述目标更新信号指示所述解码模块读取信号的情况下，按照所述目标时钟信号指示的频率读取所述目标信号的值，根据所述目标信号的值生成所述控制信号。
4.根据权利要求3所述的驱动电路，其特征在于，所述解码模块一次读取一组目标信号的值，所述控制信号为多组，一组控制信号对应一组目标信号。
5.根据权利要求1-4任一所述的驱动电路，其特征在于，所述接收模块包括第一接收子模块和第二接收子模块，所述第一接收子模块和所述第二接收子模块均与所述选择模块连接，所述数据信号包括第一数据子信号和第二数据子信号；
6.根据权利要求5所述的驱动电路，其特征在于，所述第一接收子模块与所述选择模块之间部署有第一缓冲器，所述第二接收子模块与所述选择模块之间部署有第二缓冲器，所述第一缓冲器的数量小于或等于所述第一连接线的数量，所述第二缓冲器的数量小于或等于所述第二连接线的数量；
7.一种驱动方法，其特征在于，所述驱动方法应用于驱动电路，所述驱动电路包括接收模块、选择模块和解码模块，所述选择模块分别与所述接收模块和所述解码模块连接；所述方法包括：
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
9.根据权利要求8所述的方法，其特征在于，所述通过所述解码模块基于所述目标时钟信号和所述目标更新信号，对所述目标信号进行解码，得到所述控制信号，包括：
10.根据权利要求9所述的方法，其特征在于，所述解码模块一次读取一组目标信号的值，所述控制信号为多组，一组控制信号对应一组目标信号。
11.一种芯片，其特征在于，所述芯片包括如权利要求1-6任一所述的驱动电路。
12.一种电子设备，其特征在于，所述电子设备包括如权利要求1-6任一所述的驱动电路。
