本申请实施例涉及电子制造领域，具体而言，涉及一种基于硅基填埋扇出封装的双面器件及制备方法。
背景技术：
1、随着半导体技术的迅猛发展和电子产品的日益多样化，先进封装技术在现代电子行业中的地位愈发重要，在提升芯片性能、改善热管理、实现小型化、促进新兴应用发展以及支撑半导体产业链升级等方面具有重要意义。先进封装不仅仅是对芯片的物理保护，更是提升芯片性能和功能集成的重要手段。先进封装技术在热管理方面具有显著优势。通过使用高导热材料和优化的封装结构，可以有效散热，防止芯片过热，提升系统的稳定性和可靠性。
2、目前对于正反面都需要互联的器件及芯片封装一般都采用正面打线，背面键合的方式去形成双面的互连结构，受限于打线工艺，该封装方式具有如下缺点：互连密度有限、电性能较差、机械可靠性差、制造复杂性、成本高等，对于正反面都需要进行互联的器件缺少有效的封装方法。因此，如何缩短导电通路，提高芯片电性能，降低制造成本，成为本领域当前亟待解决的问题。
技术实现思路
1、本申请实施例在于提供一种基于硅基填埋扇出封装的双面器件及制备方法，旨在解决如何缩短芯片与互联器件间的导电通路的问题。
2、本申请实施例第一方面提供一种基于硅基填埋扇出封装的双面器件，其特征在于，所述双面器件包括功能区，以及设置在所述功能区至少一侧的连接区，所述双面器件包括：
3、晶圆基底，所述晶圆基底在所述功能区内设置有填埋槽；
4、芯片，所述芯片设置在所述填埋槽内，所述芯片包括相对设置的第一表面和第二表面，所述第二表面与所述连接区的晶圆基底表面大致齐平；
5、第一导电图案，所述第一导电图案设置在所述第一表面与所述填埋槽之间，并通过所述填埋槽的槽壁延伸至所述连接区；
6、绝缘层，所述绝缘层设置在所述芯片背离所述晶圆基底的一侧，所述绝缘层内设置有第二导电图案，所述第二导电图案的一端与所述第二表面形成电连接，另一端延伸至所述连接区。
7、在一种可选的实施方式中，所述第一表面设置有导电结构，所述导电结构与位于所述填埋槽槽底的所述第一导电图案之间设置有固晶膜，所述填埋槽槽底的所述第一导电图案与所述导电结构通过所述导电结构实现固定连接。
8、在一种可选的实施方式中，覆盖所述填埋槽的槽壁的第一导电图案与所述芯片之间存在间隙，所述绝缘层填充所述间隙。
9、在一种可选的实施方式中，所述连接区至少包括靠近所述功能区的第一子区和远离所述功能区的第二子区；
10、在所述第一子区内，所述第一导电图案在所述晶圆基底上的正投影位于所述绝缘层在所述晶圆基底的正投影内部；在所述第二子区内，所述绝缘层在所述晶圆基底上的正投影与所述第一导电图案无交叠。
11、在一种可选的实施方式中，所述第二导电图案包括第一部和第二部，所述第一部在所述功能区内沿第一方向贯穿所述绝缘层设置，并与所述第二表面形成电连接，所述第一方向为所述第一表面指向所述第二表面的方向；
12、所述第二部从所述第一部的侧壁伸出，并沿第二方向延伸至所述第一子区内，所述第二方向为所述功能区指向所述连接区的方向。
13、在一种可选的实施方式中，所述第一部与所述第二部远离所述晶圆基底的一侧表面分别与所述绝缘层远离所述晶圆基底的一侧表面齐平。
14、在一种可选的实施方式中，所述芯片居中设置在所述填埋槽内；所述第二导电图案关于所述芯片的中心对称分布。
15、在一种可选的实施方式中，所述第二表面与所述连接区的晶圆基底表面之间的高度差小于或等于20um。
16、在一种可选的实施方式中，所述填埋槽沿第二方向的宽度与所述芯片沿第二方向的宽度差等于预设尺寸，所述预设尺寸大于或等于6um，且小于或等于30um，所述第二方向为所述功能区指向所述连接区的方向。
17、本申请实施例第二方面提供一种基于硅基填埋扇出封装的双面器件制备方法，由第一方面中任意一项所述的双面器件，所述双面器件包括功能区，以及设置在所述功能区至少一侧的连接区，所述制备方法包括：
18、提供晶圆基底，所述晶圆基底包括设置于所述功能区内的填埋槽；
19、在设置所述填埋槽的晶圆基底一侧形成第一导电图案，所述第一导电图案通过所述填埋槽的槽壁延伸至所述连接区；
20、在所述填埋槽中埋入芯片，所述芯片包括相对设置的所述第一表面和所述第二表面，所述第二表面与所述连接区的晶圆基底表面大致齐平；
21、在所述芯片背离所述晶圆基底的一侧形成绝缘层，所述绝缘层内设置有第二导电图案，所述第二导电图案的一端与所述第二表面形成电连接，另一端延伸至所述连接区。
22、有益效果：
23、本申请提供一种基于硅基填埋扇出封装的双面器件及制备方法，包括功能区，以及设置在功能区至少一侧的连接区，双面器件包括：晶圆基底，晶圆基底在功能区内设置有填埋槽；芯片，芯片设置在填埋槽内，芯片包括相对设置的第一表面和第二表面，第二表面与连接区的晶圆基底表面大致齐平；第一导电图案，第一导电图案设置在第一表面与填埋槽之间，并通过填埋槽的槽壁延伸至连接区；绝缘层，绝缘层设置在芯片背离晶圆基底的一侧，绝缘层内设置有第二导电图案，第二导电图案的一端与第二表面形成电连接，另一端延伸至连接区。本申请通过芯片的第二表面与连接区的晶圆基底表面大致齐平，使芯片的相对表面与连接区通过导电图案直接与芯片互联，避免了通过更长的走线实现双面器件与连接区的互联，缩短导电通路，提高芯片互连密度、电性能和机械可靠性，降低了制造成本。
24、上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。
1.一种基于硅基填埋扇出封装的双面器件，其特征在于，所述双面器件包括功能区，以及设置在所述功能区至少一侧的连接区，所述双面器件包括：
2.根据权利要求1所述的基于硅基填埋扇出封装的双面器件，其特征在于，所述第一表面设置有导电结构，所述导电结构与位于所述填埋槽槽底的所述第一导电图案之间设置有固晶膜，所述填埋槽槽底的所述第一导电图案与所述导电结构通过所述导电结构实现固定连接。
3.根据权利要求1所述的基于硅基填埋扇出封装的双面器件，其特征在于，覆盖所述填埋槽的槽壁的第一导电图案与所述芯片之间存在间隙，所述绝缘层填充所述间隙。
4.根据权利要求1所述的基于硅基填埋扇出封装的双面器件，其特征在于，所述连接区至少包括靠近所述功能区的第一子区和远离所述功能区的第二子区；
5.根据权利要求4所述的基于硅基填埋扇出封装的双面器件，其特征在于，所述第二导电图案包括第一部和第二部，所述第一部在所述功能区内沿第一方向贯穿所述绝缘层设置，并与所述第二表面形成电连接，所述第一方向为所述第一表面指向所述第二表面的方向；
6.根据权利要求5所述的基于硅基填埋扇出封装的双面器件，其特征在于，所述第一部与所述第二部远离所述晶圆基底的一侧表面分别与所述绝缘层远离所述晶圆基底的一侧表面齐平。
7.根据权利要求3所述的基于硅基填埋扇出封装的双面器件，其特征在于，所述芯片居中设置在所述填埋槽内；所述第二导电图案关于所述芯片中心对称分布。
8.根据权利要求1所述的基于硅基填埋扇出封装的双面器件，其特征在于，所述第二表面与所述连接区的晶圆基底表面之间的高度差小于或等于20um。
9.根据权利要求1所述的基于硅基填埋扇出封装的双面器件，其特征在于，所述填埋槽沿第二方向的宽度与所述芯片沿第二方向的宽度差等于预设尺寸，所述预设尺寸大于或等于6um，且小于或等于30um，所述第二方向为所述功能区指向所述连接区的方向。
10.一种基于硅基填埋扇出封装的双面器件制备方法，其特征在于，用于制备权利要求1至9任意一项所述的双面器件，所述双面器件包括功能区，以及设置在所述功能区至少一侧的连接区，所述制备方法包括：
