IGBT及其制造方法与流程

    专利查询2025-06-12  17


    本公开涉及功率半导体器件,尤其涉及一种igbt及其制造方法


    背景技术:

    1、作为核心的功率开关器件之一,绝缘栅双极型晶体管(igbt)结合了金属氧化物半导体场效应晶体管和双极结型晶体管的优点,已在新能源汽车、智能电网、轨道交通、工业控制、通信电源、消费电子等领域获得广泛的应用。

    2、超结igbt器件的n型漂移区不再是单一的n型低掺杂,而是由p型高掺杂和n型高掺杂混合形成的结构,p型高掺杂形成p柱,n型高掺杂形成n柱。超结结构依赖n柱和p柱之间的电荷相互补偿,当超结结构到达电荷平衡时,器件的耐压最高,它可以使n柱和p柱在较高的掺杂浓度下仍可获得较高的击穿电压,但是在导通状态下,从p型集电区注入到n柱区的少子空穴很容易被p柱区收集,进入p型基区,并流入发射极,所以少子空穴在耐压区顶部的存储效果较弱,这会增加导通压降。超结igbt存在低导通电压和快关断速度两个参数无法同时实现的矛盾。


    技术实现思路

    1、本公开要解决的技术问题是为了克服现有技术中超结igbt存在低导通电压和快关断速度两个参数无法同时实现的矛盾的缺陷,提供一种igbt及其制造方法。

    2、本公开是通过下述技术方案来解决上述技术问题:

    3、第一方面,本公开提供一种igbt,所述igbt包括:集电极、p1集电区和p2集电区;

    4、所述p1集电区与所述p2集电区位于所述集电极的上方,并且所述p1集电区与所述p2集电区间隔排列;

    5、所述p2集电区的p型杂质浓度大于所述p1集电区的p型杂质浓度。

    6、可选地,所述igbt还包括:n buffer区、n柱区、p柱区、埋层区、p基区;

    7、所述n buffer区位于所述p1集电区和所述p2集电区的上方,所述nbuffer区的上方为超结结构,所述超结结构是由多个所述n柱区和所述p柱区交替排列组成的;

    8、所述埋层区位于所述p柱区的上方并且覆盖所述p柱区的上表面,所述p基区位于所述埋层区的上方;

    9、所述埋层区用于空穴阻挡层,使得空穴的抽取只能通过所述埋层区的边缘。

    10、可选地,所述埋层区采用二氧化硅。

    11、可选地,所述igbt还包括:n+发射区、p+接触区、沟槽栅、栅氧化层、栅电极、发射极电极;

    12、所述n+发射区和所述p+接触区位于所述p基区的上方,并且两个所述n+发射区分别位于所述p+接触区的两侧;

    13、所述p基区的两侧各有一个所述沟槽栅和一个所述栅氧化层,每一所述栅氧化层还与同侧的一个所述n+发射区和一个所述n柱区相邻;

    14、每一所述沟槽栅的上端引入所述栅电极,所述n+发射区的上端引入所述发射极电极。

    15、可选地,所述p柱区的杂质总量和所述n柱区的杂质总量相同。

    16、可选地,所述igbt在衬底上制造,所述衬底为通过fz(悬浮区熔法)法制作出的fz晶片或通过mcz(磁控直拉法)法制作出的mcz晶片。

    17、第二方面,本公开提供一种igbt的制造方法,所述igbt为上述的igbt,所述制造方法包括:

    18、采用n型掺杂单晶硅作为衬底;

    19、生长n型外延层,形成n型掺杂漂移区;

    20、淀积光刻胶,进行沟槽硅刻蚀,刻蚀p柱区的沟槽;

    21、对所述p柱区进行外延p型掺杂硅,对所述p柱区进行填充,再cmp(化学机械抛光)掉多余的p型硅;

    22、外延n型硅;

    23、在两侧形成沟槽栅的沟槽,在所述沟槽栅的底部和侧面形成栅氧化层,在所述沟槽栅中填充多晶硅形成多晶硅栅;

    24、在p基区的表面进行离子注入形成n+发射区和p+接触区;

    25、淀积形成层间介质层,刻蚀形成接触孔;

    26、淀积金属层,并对所述金属层进行选择性地掩蔽和蚀刻后,得到栅电极和发射极电极;

    27、对所述衬底的背面进行减薄,在减薄后的所述衬底的背面形成n buffer层;

    28、二次p型离子注入分别形成p1集电区和p2集电区;

    29、在所述p1集电区和所述p2集电区的底部覆盖半导体材料形成集电极。

    30、可选地,在所述对所述p柱区进行p型硅填充,并磨掉多余的p型硅的步骤之后,所述制造方法还包括:

    31、生长并刻蚀得到埋层区。

    32、可选地,所述对所述衬底的背面进行减薄,包括:

    33、对所述衬底的背面进行研磨并研磨至所述p柱区的底端后继续研磨预设深度。

    34、可选地,所述在减薄后的所述衬底的背面形成n buffer层,包括:

    35、在减薄后的所述衬底的背面通过氢离子注入或者磷离子注入形成所述n buffer层。

    36、在符合本领域常识的基础上,上述各优选条件,可任意组合,即得本公开各较佳实例。

    37、本公开的积极进步效果在于:由于背面集电区进行了二次重掺杂,第一次掺杂浓度(p1集电区)比较低,第二次掺杂浓度(p2集电区)比较高,在igbt器件导通时,集电极的发射效率较高,导通压降较低,关断时,漂移区底部的少子可以被快速的抽取,关断损耗较低,此结构优化了导通损耗和关断损耗的折中;同时,插入p基区和p柱区之间的阻挡层,用作漂移区中的空穴阻挡层,二氧化硅阻挡层的引入使得空穴的抽取只能通过二氧化硅层的边缘,电导调制在漂移区得到显著增强,漂移区的载流子分布也得到了优化,器件的导通压降小。



    技术特征:

    1.一种igbt,其特征在于,所述igbt包括:集电极、p1集电区和p2集电区;

    2.如权利要求1所述的igbt,其特征在于,所述igbt还包括:n buffer区、n柱区、p柱区、埋层区、p基区;

    3.如权利要求2所述的igbt,其特征在于,所述埋层区采用二氧化硅。

    4.如权利要求2所述的igbt,其特征在于,所述igbt还包括:n+发射区、p+接触区、沟槽栅、栅氧化层、栅电极、发射极电极;

    5.如权利要求2所述的igbt,其特征在于,所述p柱区的杂质总量和所述n柱区的杂质总量相同。

    6.如权利要求2所述的igbt,其特征在于,所述igbt在衬底上制造,所述衬底为通过fz法制作出的fz晶片或通过mcz法制作出的mcz晶片。

    7.一种igbt的制造方法,其特征在于,所述igbt为权利要求1-4中任一项所述的igbt,所述制造方法包括:

    8.如权利要求7所述的igbt的制造方法,其特征在于,在所述对所述p柱区进行p型硅填充,并磨掉多余的p型硅的步骤之后,所述制造方法还包括:

    9.如权利要求7所述的igbt的制造方法,其特征在于,所述对所述衬底的背面进行减薄,包括:

    10.如权利要求7所述的igbt的制造方法,其特征在于,所述在减薄后的所述衬底的背面形成n buffer层,包括:


    技术总结
    本公开提供一种IGBT及其制造方法,所述IGBT包括:集电极、P1集电区和P2集电区;所述P1集电区与所述P2集电区位于所述集电极的上方,并且所述P1集电区与所述P2集电区间隔排列;所述P2集电区的P型杂质浓度大于所述P1集电区的P型杂质浓度。本公开由于背面集电区进行了二次重掺杂,第一次掺杂浓度(P1集电区)比较低,第二次掺杂浓度(P2集电区)比较高,在IGBT器件导通时,集电极的发射效率较高,导通压降较低,关断时,漂移区底部的少子可以被快速的抽取,关断损耗较低,此结构优化了导通损耗和关断损耗的折中。

    技术研发人员:胡丹丹,葛景涛,吴雲,成荣花,钟圣荣,钟子期,曹荣荣,黄茂森,薛璐洁,周东飞
    受保护的技术使用者:上海贝岭股份有限公司
    技术研发日:
    技术公布日:2024/11/26
    转载请注明原文地址:https://tc.8miu.com/read-29333.html

    最新回复(0)