本技术涉及测试，具体涉及一种测试设备的时钟电路和测试设备。
背景技术：
1、随着通信领域的快速发展，通信系统时钟的稳定度变得愈发重要，尤其在频谱分析仪等测量设备上，更是要保证整个测试设备的时钟稳定。在多测试设备协同中，往往需要对时钟进行同步，将多测试设备同步到同一个时钟源上。以频谱分析仪为例，由于频谱分析仪需要质量非常好的时钟，所以该压控晶振，必然是调谐频率范围足够小，甚至低于1ppm（百万分之一）。因此，频谱分析仪对于外部输入的时钟信号，会有一定的频率偏差的要求，要求该频率偏差足够小，才能够满足锁相环锁定。而锁相环本身，对外部输入的时钟信号也有幅度的要求，幅度太小会导致性能降低，甚至失锁，幅度太大可能会损坏器件。因此，在频谱分析仪中，对外部输入的时钟信号的幅度和频率具有一定要求。
2、目前测试设备中内外时钟切换方式是：当设备检测到有外部时钟信号输入后，时钟通道就会由内部时钟通道切换到外部时钟通道，等待锁相环锁定后便完成了不同测试设备之间时钟的同步。如果外部时钟信号的幅度或者频率偏差太大，导致锁相环无法锁定，就会自动切换回内部时钟信号。由于锁相环从内部时钟信号到外部时钟信号的切换会导致一次设备时钟失锁，而外部时钟信号由于频率、幅度等因素无法锁定，导致锁相环从外部时钟信号切换到内部时钟信号也会导致一次失锁，这无疑增加了设备互联间的不稳定性。而当由于外部时钟信号无法锁定，而切换回内部时钟信号后，后续外部时钟信号调整合适后，目前设备也没有判断逻辑，判断是否能自动切换到外部时钟信号，往往此时需要重新插拔同步线缆、或者手动输入命令或者点击按键切换，这对大规模多测试设备之间的互联来说，无疑也增加了工作量。
技术实现思路
1、考虑到上述问题，本技术提供一种测试设备的时钟电路和测试设备，下面具体说明。
2、根据第一方面，一种实施例中提供一种测试设备的时钟电路，包括：内部时钟信号产生模块、外部时钟信号输入模块、处理模块、切换开关和锁相环模块；
3、所述内部时钟信号产生模块用于产生内部时钟信号；
4、所述外部时钟信号输入模块用于接收外部输入的外部时钟信号；
5、所述处理模块用于获取所述内部时钟信号和所述外部时钟信号的幅度和频率，基于所述内部时钟信号的基准源，判断所述外部时钟信号的幅度和频率是否满足第一预设条件，根据所述判断结果，输出对应的切换控制信号；
6、所述切换开关具有第一端、第二端和控制端，所述第一端用于在所述内部时钟信号产生模块和外部时钟信号输入模块之间进行切换，所述第二端与所述锁相环模块连接，所述控制端用于接收所述切换控制信号，所述切换控制信号用于控制所述第一端在所述内部时钟信号产生模块和外部时钟信号输入模块之间进行切换；
7、所述锁相环模块用于接收所述切换开关的第二端输出的内部时钟信号或外部时钟信号，将所接收的时钟信号作为参考时钟信号，并根据所述参考时钟信号，输出与所述参考时钟信号同步的第一时钟信号，所述第一时钟信号为所述测试设备的时钟信号。
8、在一种实施例中，还包括：第一分路器；
9、所述第一分路器用于将所述外部时钟信号分为两路信号，得到第一外部时钟信号和第二外部时钟信号，其中，所述第一外部时钟信号、第二外部时钟信号与所述外部时钟信号同步，所述第一外部时钟信号输出至所述处理模块，所述第二外部时钟信号输出至所述切换开关的第一端。
10、在一种实施例中，所述第一分路器包括：耦合器或功分器。
11、在一种实施例中，所述处理模块包括：第二分路器、信号幅度比较单元和处理器；
12、所述第二分路器用于将所述第一外部时钟信号分为两路信号，得到第三外部时钟信号和第四外部时钟信号，所述第三外部时钟、第四外部时钟信号与所述外部时钟信号同步；
13、所述信号幅度比较单元用于提取所述第三外部时钟信号的幅度，并判断提取的所述第三外部时钟信号的幅度是否在第一预设条件的幅度范围，若判断在所述幅度范围内，则输出触发信号至所述处理器；
14、所述处理器用于获取所述内部时钟信号和所述第四外部时钟信号，基于所述内部时钟信号的频率，确定所述第四外部时钟信号的频率，并判断所述第四外部时钟信号的频率是否在第一预设条件的频率范围，得到频率判断结果；
15、所述处理器还用于根据所述频率判断结果，以及是否接收到所述触发信号，输出对应的切换控制信号。
16、在一种实施例中，所述信号幅度比较单元包括：第一检波器、第一比较器、第二比较器和与门单元；
17、所述第一检波器用于接收所述第三外部时钟信号，输出与所述第三外部时钟信号的幅度对应的电压信号；
18、所述第一比较器用于将所述检波器输出的所述第三外部时钟信号的幅度对应的电压信号与第一参考电压信号进行比较，得到第一电压比较结果；
19、所述第二比较器用于将所述检波器输出的所述第三外部时钟信号的幅度对应的电压信号与第二参考电压信号进行比较，得到第二电压比较结果；
20、所述与门单元用于接收所述第一电压比较结果和第二电压比较结果，并在所述第一电压比较结果和第二电压比较结果均满足第二预设条件的情况下，输出触发信号，所述第二预设条件为所述第一预设条件中对应的幅度范围。
21、在一种实施例中，所述信号幅度比较单元还包括：数模转换器；所述数模转换器用于产生第一参考电压信号和第二参考电压信号。
22、在一种实施例中，所述处理模块包括：第二分路器、信号幅度检测单元和处理器；
23、所述第二分路器用于将所述第一外部时钟信号分为两路信号，得到第三外部时钟信号和第四外部时钟信号，所述第三外部时钟、第四外部时钟信号与所述外部时钟信号同步；
24、所述信号幅度检测单元用于检测所述第三外部时钟信号的幅度，并将检测的所述第三外部时钟信号的幅度输出至所述处理器；
25、所述处理器用于获取所述内部时钟信号和所述第四外部时钟信号，基于所述内部时钟信号的频率，确定所述第四外部时钟信号的频率，并判断所述第四外部时钟信号的频率是否在第一预设条件的频率范围内，得到频率判断结果；
26、所述处理器还用于获取所述第三外部时钟信号的幅度，并判断所述第三外部时钟信号的幅度是否在第一预设条件的幅度范围内，得到幅度判断结果；
27、所述处理器还用于根据所述频率判断结果和幅度判断结果，输出对应的切换控制信号。
28、在一种实施例中，所述信号幅度检测单元包括：第二检波器和第一模数转换器；
29、所述第二检波器用于接收所述第三外部时钟信号，输出与所述第三外部时钟信号的幅度对应的电压信号；
30、所述模数转换器用于将所述第三外部时钟信号的幅度对应的电压信号转换为数字信号，得到所述第三外部时钟信号的幅度。
31、或，在一种实施例中，所述信号幅度检测单元包括：第二模数转换器，所述第二模数转换器用于将所述第三外部时钟信号进行数模转换，得到所述第三外部时钟信号的幅度；
32、其中，所述第二模数转换器的转换速率大于所述第一模数转换器的转换速率。
33、在一种实施例中，所述处理模块还包括：第一驱动器；所述第一驱动器用于对所述第四外部时钟信号进行放大处理，并将放大处理后的所述第四外部时钟信号输出至所述处理器，以使所述处理器能够识别和处理所述第四外部时钟信号。
34、在一种实施例中，还包括：第三分路器；所述第三分路器用于将所述内部时钟信号分为两路信号，得到第一内部时钟信号和第二内部时钟信号，所述第一内部时钟信号、第二内部时钟信号与所述内部时钟信号同步，所述第一内部时钟信号输出至所述切换开关，所述第二内部时钟信号输出至所述处理器，所述第二内部时钟信号用于为所述处理器提供时钟信号。
35、在一种实施例中，还包括：第二驱动器；所述第二驱动器用于对所述第二内部时钟信号的电压进行放大处理，并将放大处理后的所述第二内部时钟信号输出至所述处理器，以使所述处理器能够识别和处理所述第二内部时钟信号。
36、根据第二方面，一种实施例中提供一种测试设备，包括：
37、频率信号采集处理模块，用于对频率信号进行采集和频率分析；
38、时钟电路，所述时钟电路为如上述任一项实施例所述的时钟电路，用于为所述测试设备提供时钟信号。
39、根据上述实施例的测试设备的时钟电路和测试设备，通过获取内部时钟信号和外部时钟信号的幅度和频率，基于内部时钟信号的基准源，判断外部时钟信号的幅度和频率是否满足第一预设条件，根据判断结果，输出对应的切换控制信号至切换开关，切换开关根据切换控制信号，对内部时钟信号和外部时钟信号进行自动切换接入，这样使得接入的外部时钟信号或内部时钟信号均为可用的时钟信号，无需因不合适而导致反复切换，大大减少了因内外时钟反复切换而导致的系统时钟不稳定，增加测试设备的可靠性。
1.一种测试设备的时钟电路，其特征在于，包括：内部时钟信号产生模块、外部时钟信号输入模块、处理模块、切换开关和锁相环模块；
2.如权利要求1所述的测试设备的时钟电路，其特征在于，还包括：第一分路器；
3.如权利要求2所述的测试设备的时钟电路，其特征在于，所述第一分路器包括：耦合器或功分器。
4.如权利要求2所述的测试设备的时钟电路，其特征在于，所述处理模块包括：第二分路器、信号幅度比较单元和处理器；
5.如权利要求4所述的测试设备的时钟电路，其特征在于，所述信号幅度比较单元包括：第一检波器、第一比较器、第二比较器和与门单元；
6.如权利要求5所述的测试设备的时钟电路，其特征在于，所述信号幅度比较单元还包括：数模转换器；所述数模转换器用于产生第一参考电压信号和第二参考电压信号。
7.如权利要求2所述的测试设备的时钟电路，其特征在于，所述处理模块包括：第二分路器、信号幅度检测单元和处理器；
8.如权利要求7所述的测试设备的时钟电路，其特征在于，所述信号幅度检测单元包括：第二检波器和第一模数转换器；
9.如权利要求4或7所述的测试设备的时钟电路，其特征在于，所述处理模块还包括：第一驱动器；所述第一驱动器用于对所述第四外部时钟信号进行放大处理，并将放大处理后的所述第四外部时钟信号输出至所述处理器，以使所述处理器能够识别和处理所述第四外部时钟信号。
10.如权利要求4或7所述的测试设备的时钟电路，其特征在于，还包括：第三分路器；所述第三分路器用于将所述内部时钟信号分为两路信号，得到第一内部时钟信号和第二内部时钟信号，所述第一内部时钟信号、第二内部时钟信号与所述内部时钟信号同步，所述第一内部时钟信号输出至所述切换开关，所述第二内部时钟信号输出至所述处理器，所述第二内部时钟信号用于为所述处理器提供时钟信号。
11.如权利要求10所述的测试设备的时钟电路，其特征在于，还包括：第二驱动器；所述第二驱动器用于对所述第二内部时钟信号进行放大处理，并将放大处理后的所述第二内部时钟信号输出至所述处理器，以使所述处理器能够识别和处理所述第二内部时钟信号。
12.一种测试设备，其特征在于，包括：
