本发明涉及集成晶体管，特别是一种电子器件、鉴相器电路以及电子设备。
背景技术：
1、鉴相器(phase detector，pd)，指的是能够鉴别出输入信号的相位差的器件，是使输出电压与两个输入信号之间的相位差有确定关系的电路。鉴相器是锁相环的基本部件之一，也用于调频和调相信号的解调。锁相环(phase locked loop，pll)是一种利用相位同步产生的电压，去调谐压控振荡器以产生目标频率的负反馈控制系统。
2、目前的鉴相器通常需要多个晶体管来实现，而晶体管数量较多势必会增加电路的面积开销。并且复杂系统会用到多个鉴相器，因此会大大增加复杂系统电路的总面积。
技术实现思路
1、鉴于上述问题，本发明提出了一种电子器件、鉴相器电路以及电子设备。
2、本发明实施例提供了一种电子器件，所述电子器件包括：第一端、第二端、第三端、衬底、绝缘层、第一半导体材料和/或第二半导体材料；所述第一半导体材料与所述第二半导体材料的材料不同；所述第二端包括：一个第二子端或者多个第二子端；
3、所述衬底布设于底部，所述第一半导体材料或者所述第二半导体材料布设于所述衬底之上；
4、所述第一半导体材料或者所述第二半导体材料顶部中间区域上方布设所述绝缘层；
5、除所述顶部中间区域以外的两端中，第一端上方布设所述第一端，第二端上方布设所述第二半导体材料或者所述第二端；
6、所述绝缘层上方布设所述第三端；
7、当所述第二端为多个所述第二子端时，所述第二半导体材料为多个，多个第二半导体材料间隔设置于除所述顶部中间区域以外的第二端的上方，每个所述第二子端对应布设于一个第二半导体材料上方，间隔区域用所述绝缘层隔开；
8、当所述第二端为一个所述第二子端时，该第二子端布设于除所述顶部中间区域以外的第二端的上方。
9、可选地，所述第一半导体材料包括：n型二维半导体材料；
10、所述第二半导体材料包括：p型二维半导体材料；
11、当所述第二端为多个所述第二子端时，多个所述第二子端间隔布设于所述p型二维半导体材料上方，多个所述第二子端之间形成p-n-p结构。
12、可选地，所述p型二维半导体材料、所述n型二维半导体材料包括：本征的或者经过掺杂的二维材料。
13、可选地，所述p型二维半导体材料、所述n型二维半导体材料各自的层数均为：1到20层之间。
14、可选地，所述p型二维半导体材料与所述n型二维半导体材料之间通过范德瓦尔斯力结合，且在制备所述p型二维半导体材料和所述n型二维半导体材料时会经过退火处理。
15、可选地，所述第一端、所述第二端、所述第三端的制作材料包括：导电性能好的金属；
16、所述衬底的制作材料包括：硅；
17、所述绝缘层的制作材料包括：sio2、tio2、hfo2。
18、可选地，多个所述第二子端包括：四个所述第二子端。
19、本发明实施例还提出一种鉴相器电路，所述鉴相器电路包括：多个如上任一所述的电子器件；
20、多个电子器件中第一电子器件的第二端与第二电子器件的第二端短接，且该短接处作为第一目标点；
21、多个电子器件中第三电子器件的第二端与第四电子器件的第二端短接，且该短接处作为第二目标点；
22、所述第一电子器件的第三端、所述第二电子器件的第三端均接收两路输入电压信号中的第一输入电压信号；所述第三电子器件的第三端、所述第四电子器件的第三端均接收两路输入电压信号中的第二输入电压信号；
23、所述第二电子器件的第一端和所述第四电子器件的第一端各自输出第一输出电压信号、第二输出电压信号；
24、多个电子器件中第五电子器件的第二端包括：多个第二子端，其分别与所述第二电子器件的第一端、所述第一目标点、所述第二目标点以及所述第四电子器件的第一端连接；
25、所述第一电子器件的第一端、所述第三电子器件的第一端、所述第五电子器件的第三端均接收高电压，所述第五电子器件的第一端接地；
26、多个电子器件中第六电子器件的第一端、第七电子器件的第一端均与所述第五电子器件的第三端连接，其该连接处作为第三目标点；
27、所述第六电子器件的第二端、第七电子器件的第二端均接地；
28、所述第六电子器件的第三端与所述第二电子器件的第一端连接；
29、所述第七电子器件的第三端与所述第四电子器件的第一端连接；
30、其中，除所述第五电子器件以外，其余电子器件的第二端均为一个第二子端；
31、所述第一电子器件与所述第四电子器件为不同结构的电子器件，且所述第一电子器件、所述第三电子器件、所述第六电子器件、所述第七电子器件均为同一结构，所述第二电子器件和所述第四电子器件为同一结构。
32、可选地，当所述第一电子器件的第三端接收所述第一输入电压信号，所述第三电子器件的第三端接收所述第二输入电压信号，且所述第一电压信号超前所述第二电压信号时：
33、在初始时刻，所述第一输入电压信号为低电平，所述第一电子器件导通，所述第一目标点为高电平，所述第二电子器件断开，所述第一输出电压信号为低电平，所述第六电子器件导通，所述第二输入电压信号为低电平，所述第三电子器件导通，所述第二目标点为高电平，所述第四电子器件断开，所述第二输出电压信号为低电平，所述第七电子器件导通，所述第五电子器件断开；
34、在t1时刻，所述第一输入电压信号变为高电平，所述第一电子器件断开，所述第一目标点为高电平，所述第二电子器件导通，所述第一输出电压信号变为高电平，所述第六电子器件断开，所述第二输入电压信号为低电平，所述第三电子器件导通，所述第二目标点为高电平，所述第四电子器件断开，所述第二输出电压信号为低电平，所述第七电子器件导通，所述第五电子器件断开，所述第三目标点为低电平；
35、在t2时刻，所述第一输入电压信号为高电平，所述第一电子器件断开，所述第一目标点为高电平，所述第二电子器件导通，所述第一输出电压信号为高电平，所述第六电子器件断开，所述第二输入电压信号变为高电平，所述第三电子器件断开，所述第二目标点为高电平，所述第四电子器件导通，所述第二输出电压信号为高电平，所述第七电子器件断开，所述第五电子器件导通，所述第三目标点变为高电平；
36、由t2时刻瞬时变为t3时刻，在t3时刻，所述第一目标点、所述第二目标点、所述第一输出电压信号、所述第二输出电压信号均为低电平，所述第五电子器件、所述第六电子器件、所述第七电子器件均导通，所述第三目标点变为低电平；
37、在t4时刻，所述第一输入电压信号变为低电平，所述第一电子器件导通，所述第一目标点变为高电平，所述第二电子器件断开，所述第一输出电压信号为低电平，所述第六电子器件导通，所述第二输入电压信号为高电平，所述第三电子器件断开，所述第二目标点为低电平，所述第四电子器件导通，所述第二输出电压信号为低电平，所述第七电子器件导通，所述第五电子器件断开，所述第三目标点为低电平；
38、在t5时刻，所述第一输入电压信号为低电平，所述第一电子器件导通，所述第一目标点为高电平，所述第二电子器件断开，所述第一输出电压信号为低电平，所述第六电子器件导通，所述第二输入电压信号变为低电平，所述第三电子器件导通，所述第二目标点变为高电平，所述第四电子器件断开，所述第二输出电压信号为低电平，所述第七电子器件导通，所述第五电子器件断开，所述第三目标点为低电平；
39、在t6时刻，开始重复t1时刻的状态。
40、可选地，当所述第一电子器件的第三端所述第一输入电压信号，所述第三电子器件的第三端接收所述第二输入电压信号，且所述第一电压信号落后所述第二电压信号时：
41、在初始时刻，所述第一输入电压信号为低电平，所述第一电子器件导通，所述第一目标点为高电平，所述第二电子器件断开，所述第一输出电压信号为低电平，所述第六电子器件导通，所述第二输入电压信号为低电平，所述第三电子器件导通，所述第二目标点为高电平，所述第四电子器件断开，所述第二输出电压信号为低电平，所述第七电子器件导通，所述第五电子器件断开，所述第三目标点为低电平；
42、在t1时刻，所述第一输入电压信号为低电平，所述第一电子器件导通，所述第一目标点为高电平，所述第二电子器件断开，所述第一输出电压信号为低电平，所述第六电子器件导通，所述第二输入电压信号变为高电平，所述第三电子器件断开，所述第二目标点为高电平，所述第四电子器件导通，所述第二输出电压信号变为高电平，所述第七电子器件断开，所述第五电子器件断开，所述第三目标点为低电平；
43、在t2时刻，所述第一输入电压信号变为高电平，所述第一电子器件断开，所述第一目标点为高电平，所述第二电子器件导通，所述第一输出电压信号变为高电平，所述第六电子器件断开，所述第二输入电压信号为高电平，所述第三电子器件断开，所述第二目标点为高电平，所述第四电子器件导通，所述第二输出电压信号为高电平，所述第七电子器件断开，所述第五电子器件导通，所述第三目标点变为高电平；
44、由t2时刻瞬时变为t3时刻，在t3时刻，所述第一目标点、所述第二目标点、所述第一输出电压信号、所述第二输出电压信号均为低电平，所述第五电子器件、所述第六电子器件、所述第七电子器件均导通，所述第三目标点变为低电平；
45、在t4时刻，所述第一输入电压信号为高电平，所述第一电子器件断开，所述第一目标点为低电平，所述第二电子器件导通，所述第一输出电压信号为低电平，所述第六电子器件导通，所述第二输入电压信号变为低电平，所述第三电子器件导通，所述第二目标点变为高电平，所述第四电子器件断开，所述第二输出电压信号为低电平，所述第七电子器件导通，所述第五电子器件断开，所述第三目标点为低电平；
46、在t5时刻，所述第一输入电压信号变为低电平，所述第一电子器件导通，所述第一目标点变为高电平，所述第二电子器件断开，所述第一输出电压信号为低电平，所述第六电子器件导通，所述第二输入电压信号为低电平，所述第三电子器件导通，所述第二目标点为高电平，所述第四电子器件断开，所述第二输出电压信号为低电平，所述第七电子器件导通，所述第五电子器件断开，所述第三目标点为低电平；
47、在t6时刻，开始重复t1时刻的状态。
48、可选地，当所述第一电子器件的第三端接收所述第一输入电压信号，所述第三电子器件的第三端接收所述第二输入电压信号，且所述第一电压信号和所述第二电压信号同步时：
49、在初始时刻，所述第一输入电压信号为低电平，所述第一电子器件导通，所述第一目标点为高电平，所述第二电子器件断开，所述第一输出电压信号为低电平，所述第六电子器件导通，所述第二输入电压信号为低电平，所述第三电子器件导通，所述第二目标点为高电平，所述第四电子器件断开，所述第二输出电压信号为低电平，所述第七电子器件导通，所述第五电子器件断开，所述第三目标点为低电平；
50、在t1时刻，所述第一输入电压信号变为高电平，所述第一电子器件断开，所述第一目标点为高电平，所述第二电子器件导通，所述第一输出电压信号变为高电平，所述第六电子器件断开，所述第二输入电压信号变为高电平，所述第三电子器件断开，所述第二目标点为高电平，所述第四电子器件导通，所述第二输出电压信号变为高电平，所述第七电子器件断开，所述第五电子器件导通，所述第三目标点变为高电平；
51、由t1时刻瞬时变为t2时刻，在t2时刻，所述第一目标点、所述第二目标点、所述第一输出电压信号、所述第二输出电压信号均为低电平，所述第五电子器件、所述第六电子器件、所述第七电子器件均导通，所述第三目标点变为低电平；
52、在t3时刻，所述第一输入电压信号变为低电平，所述第一电子器件导通，所述第一目标点变为高电平，所述第二电子器件断开，所述第一输出电压信号为低电平，所述第六电子器件导通，所述第二输入电压信号变为低电平，所述第三电子器件导通，所述第二目标点变为高电平，所述第四电子器件断开，所述第二输出电压信号为低电平，所述第七电子器件导通，所述第五电子器件断开，所述第三目标点为低电平；
53、在t4时刻，开始重复t1时刻的状态。
54、本发明实施例还提出一种电子设备，所述电子设备包括：如上任一所述的鉴相器电路。
55、本发明提供的电子器件，衬底布设于底部，第一半导体材料布设于衬底之上；第一半导体材料顶部中间区域上方布设绝缘层；除顶部中间区域以外的两端，第一端上方布设第一端，第二端上方布设第二半导体材料或者第二端；绝缘层上方布设第三端。当第二端为多个第二子端时，第二半导体材料为多个，多个第二半导体材料间隔设置于除顶部中间区域以外的第二端的上方，每个第二子端对应布设于一个第二半导体材料上方，间隔区域用绝缘层隔开；当第二端为一个第二子端时，该第二子端布设于除顶部中间区域以外的第二端的上方。
56、本发明所提电子器件及其构成的鉴相器，基于创新的电子器件，提出的全新鉴相器电路，最简洁仅需7个电子器件即可实现鉴相器的功能。极大的缩减了电路的面积开销。尤其是在复杂系统用到多个鉴相器时，相较于传统的鉴相器来说，大大减少了复杂系统电路的总面积。
57、此外，对于传统鉴相器，当鉴相器正在进行复位操作时，其对输入电压信号的任何跳变不敏感，这种不敏感性称为鉴相器的鉴相盲区，该盲区的存在将减少鉴相器的最大鉴相范围。而本技术所提鉴相器由于使用的电子器件数量很少，因此减少了电压信号传递的次数，使得鉴相器对输入电压信号的任何跳变不敏感程度减小，增大了鉴相器的最大鉴相范围，具有较高的实用性。
1.一种电子器件，其特征在于，所述电子器件包括：第一端、第二端、第三端、衬底、绝缘层、第一半导体材料和/或第二半导体材料；所述第一半导体材料与所述第二半导体材料的材料不同；所述第二端包括：一个第二子端或者多个第二子端；
2.根据权利要求1所述的电子器件，其特征在于，所述第一半导体材料包括：n型二维半导体材料；
3.根据权利要求2所述的电子器件，其特征在于，所述p型二维半导体材料、所述n型二维半导体材料包括：本征的或者经过掺杂的二维材料。
4.根据权利要求2所述的电子器件，其特征在于，所述p型二维半导体材料、所述n型二维半导体材料各自的层数均为：1到20层之间。
5.根据权利要求2所述的电子器件，其特征在于，所述p型二维半导体材料与所述n型二维半导体材料之间通过范德瓦尔斯力结合，且在制备所述p型二维半导体材料和所述n型二维半导体材料时会经过退火处理。
6.根据权利要求1所述的电子器件，其特征在于，所述第一端、所述第二端、所述第三端的制作材料包括：导电性能好的金属；
7.根据权利要求1所述的电子器件，其特征在于，多个所述第二子端包括：四个所述第二子端。
8.一种鉴相器电路，其特征在于，所述鉴相器电路包括：多个如权利要求1-7任一所述的电子器件；
9.根据权利要求8所述的鉴相器电路，其特征在于，当所述第一电子器件的第三端接收所述第一输入电压信号，所述第三电子器件的第三端接收所述第二输入电压信号，且所述第一电压信号超前所述第二电压信号时：
10.根据权利要求8所述的鉴相器电路，其特征在于，当所述第一电子器件的第三端所述第一输入电压信号，所述第三电子器件的第三端接收所述第二输入电压信号，且所述第一电压信号落后所述第二电压信号时：
11.根据权利要求8所述的鉴相器电路，其特征在于，当所述第一电子器件的第三端接收所述第一输入电压信号，所述第三电子器件的第三端接收所述第二输入电压信号，且所述第一电压信号和所述第二电压信号同步时：
12.一种电子设备，其特征在于，所述电子设备包括：如权利要求8-11任一所述的鉴相器电路。
