本文描述的本公开的实施例涉及半导体器件，更具体地，涉及一种存储器模块和一种包括存储器模块的电子系统。
背景技术：
1、随着存储器模块中所包括的存储器件的集成度提高和数据速率提高，现今，用于对能够在通过接口通道高速发送数据信号的过程中发生的损耗进行补偿的均衡器电路的性能变得越来越重要。
2、使用电感器的均衡器电路实际上用在存储器模块中。因为上述均衡器电路不需要额外电力，所以均衡器电路的功耗小。然而，在不使用电感值适于主机装置驱动存储器件所需要的驱动器强度或其他任何条件的电感器的情况下，上述均衡器电路使接口的性能变差。因此，接口通道中的适当的均衡器电路可能对高速传送数据信号是有用的。
技术实现思路
1、本公开的实施例提供了一种存储器模块，该存储器模块包括降低功耗并且提高接口通道的性能的均衡器电路。
2、本公开的实施例提供了一种包括该存储器模块的电子系统。
3、根据实施例，一种存储器模块包括多个存储器件。多个存储器件中的每一者包括：多个数据输入/输出焊盘；多个片内端接(odt)电路，多个odt电路中的每一者包括一个或更多个电阻器；多个收发器电路，多个收发器电路中的每一者包括一个或更多个发送驱动器和一个或更多个接收缓冲器；以及多个均衡器电路，多个均衡器电路中的每一者包括一个或更多个电感器。多个均衡器电路中的每一者连接到所述多个数据输入/输出焊盘之一、多个odt电路之一和多个收发器电路之一。一个或更多个发送驱动器中的每一者可以被配置为驱动多个数据输入/输出焊盘之一的节点。多个均衡器电路中的每一者中所包括的一个或更多个电感器的电感具有基于一个或更多个发送驱动器中的每一者的驱动器强度的单独的值。
4、根据实施例，一种存储器模块包括多个存储器件。多个存储器件中的每一者包括：多个数据输入/输出焊盘；多个收发器电路，多个收发器电路中的每一者包括一个或更多个发送缓冲器和一个或更多个接收缓冲器；以及多个均衡器电路，多个均衡器电路中的每一者包括一个或更多个电感器。多个均衡器电路中的每一者连接到多个数据输入/输出焊盘之一和多个收发器电路之一。一个或更多个发送缓冲器中的每一者可以被配置为驱动多个数据输入/输出焊盘之一的节点。多个均衡器电路中的每一者中所包括的一个或更多个电感器的电感具有基于一个或更多个发送缓冲器中的每一者的驱动器强度的单独的值。
5、根据实施例，一种电子系统包括主机装置和存储器模块。存储器模块在主机装置的控制下工作。存储器模块包括多个存储器件。多个存储器件中的每一者包括：多个数据输入/输出焊盘；多个片内端接(odt)电路，多个odt电路中的每一者包括一个或更多个电阻器；多个收发器电路，多个收发器电路中的每一者包括一个或更多个发送驱动器和一个或更多个接收缓冲器；以及多个均衡器电路，多个均衡器电路中的每一者包括一个或更多个电感器。多个均衡器电路中的每一者连接到多个数据输入/输出焊盘之一、多个odt电路之一和多个收发器电路之一。主机装置可以被配置为驱动多个存储器件中的每一者。多个均衡器电路中的每一者中所包括的一个或更多个电感器的电感具有基于多个odt电路中的每一者中所包括的一个或更多个电阻器的电阻值的单独的值。多个odt电路中的每一者中所包括的一个或更多个电阻器的电阻值是基于主机装置的驱动器强度而确定的。
1.一种存储器模块，所述存储器模块包括多个存储器件，
2.根据权利要求1所述的存储器模块，其中，所述多个均衡器电路当中的第一均衡器电路包括第一电感器，
3.根据权利要求2所述的存储器模块，其中，所述第一片内端接电路还包括多个第二电阻器，
4.根据权利要求3所述的存储器模块，其中，所述第一电感器和所述多个第二电感器中的每一者的第一端连接到第一节点，并且其第二端分别连接到所述第一电阻器和所述多个第二电阻器中的一者。
5.根据权利要求4所述的存储器模块，其中，所述第一电感器的电感值与所述第一电阻器的电阻值的平方成比例。
6.根据权利要求5所述的存储器模块，其中，所述第一均衡器电路中所包括的所述第一电感器和所述多个第二电感器作为多个图案形成在基板上的第一金属层中，并且
7.根据权利要求6所述的存储器模块，其中，所述多个图案包括第一图案至第三图案，
8.根据权利要求2所述的存储器模块，其中，所述第一片内端接电路还包括多个第二电阻器，
9.根据权利要求8所述的存储器模块，其中，所述第一电感器和所述多个第二电感器形成t型线圈。
10.根据权利要求8所述的存储器模块，其中，所述第三电感器的第一端连接到第一节点，并且所述第三电感器的第二端连接到第二节点，并且
11.根据权利要求10所述的存储器模块，其中，所述多个第二电感器当中的第二电感器的电感值与所述多个第二电阻器当中的连接到所述第二电感器的第二电阻器的电阻值的平方成比例。
12.根据权利要求11所述的存储器模块，其中，所述第一均衡器电路中所包括的所述第一电感器、所述多个第二电感器和所述第三电感器作为多个图案形成在基板上的第一金属层中，并且
13.根据权利要求1所述的存储器模块，其中，所述存储器模块包括第一存储器区块和第二存储器区块，
14.根据权利要求13所述的存储器模块，其中，在所述存储器模块的从所述第一存储器件读取数据的读取操作中，数据路径是通过所述第一电感器当中的一个或更多个第二干预电感器而形成的，并且
15.一种存储器模块，所述存储器模块包括多个存储器件，
16.根据权利要求15所述的存储器模块，其中，所述一个或更多个发送缓冲器被配置为：
17.根据权利要求15所述的存储器模块，其中，所述多个收发器电路当中的第一收发器电路包括一个或更多个发送缓冲器，所述一个或更多个发送缓冲器中的每一者包括电阻器，并且
18.根据权利要求17所述的存储器模块，其中，所述第一收发器电路的电阻器的数目等于所述第一均衡器电路的电感器的数目。
19.根据权利要求17所述的存储器模块，其中，所述第一收发器电路的电阻器的数目是x，所述第一均衡器电路的电感器的数目是x+1，x是1或更大的整数。
20.一种电子系统，所述电子系统包括：
