本发明涉及存储器领域，尤其涉及一种存储结构及其写入和读取方法、存储器。
背景技术：
1、在半导体技术领域中，电可编程熔丝(efuse)一直是硅技术扩展中关键的技术之一。efuse技术根据电迁移理论，通过电熔丝被电流的熔断与否来存储信息，多晶硅电熔丝在熔断前电阻很小，在持续的大电流熔断后电阻可视做无穷大，并且电熔丝断裂的状态将永久保持。efuse技术已经广泛用于冗余电路来改善芯片失效等问题，可以取代小容量的一次可编程存储器。
2、编程时需要较高的写入电流才能熔断efuse。因此，通常采用较高的电压(例如，3.3伏)和相应的输入输出设备完成对efuse的编程。在鳍片场效电晶体工艺(fin fetprocess)中，28hk，14纳米以下，熔丝变为金属熔丝时，efuse的编程电流将变得更大，可以达到50毫安(ma)。
3、如图1所示，在现有efuse存储结构中，使用并联的多个nmos管为存储单元efuse提供写入电流。其中，所有nmos管的栅极连接在一起并输入电压vg1，所有nmos管的漏极连接在一起并输入电压vss1，所有nmos管的源极均连接至存储单元efuse的一端，存储单元efuse的另一端输入电压vpp1。
4、从图1可以看出，并联的nmos管可以增大写入电流，但是，当数百个并联的nmos连接到存储单元efuse时，会明显增加存储结构的面积，并降低竞争优势。
技术实现思路
1、本发明解决的问题是：现有efuse存储结构面积较大。
2、为解决上述问题，本发明提供一种存储结构，包括：第一mos管、放大单元和efuse存储单元；所述放大单元包括：一个或多个双极性晶体管；当所述放大单元包括一个双极性晶体管时，所述双极性晶体管的基极连接所述第一mos管的第一端，所述双极性晶体管的发射极连接所述efuse存储单元的第一端，所述第一mos管的第一端为所述第一mos管的源极和漏极中的一个；当所述放大单元包括多个双极性晶体管时，第一个双极性晶体管的基极连接所述第一mos管的第一端，后一个双极性晶体管的基极连接前一个双极性晶体管的发射极，最后一个双极性晶体管的发射极连接所述efuse存储单元的第一端。
3、本发明还提供一种存储器，包括：写入单元和上述存储结构。所述写入单元适于，施加第一控制电压至所述第一mos管的栅极，使所述第一mos管处于导通状态；施加第一电源电压至所述第一mos管的第二端，所述第一mos管的第二端为所述第一mos管的源极和漏极中的另一个；施加第二电源电压至所述放大单元中的双极性晶体管的集电极；施加第三电源电压至所述efuse存储单元的第二端，所述第一电源电压、第二电源电压和第三电源电压使所述放大单元中的双极性晶体管处于放大状态。
4、当所述放大单元中的双极性晶体管为npn型晶体管时：所述第二电源电压的电压值大于所述第一电源电压的电压值，所述第一电源电压的电压值大于所述第三电源电压的电压值，且所述第二电源电压和所述第一电源电压的电压差值大于所述双极性晶体管的阈值电压。
5、所述第一电源电压的电压值范围为：0.75v～0.9v，所述第二电源电压的电压值范围为：1.0v～2.2v，所述第三电源电压的电压值为：0v。
6、当所述放大单元中的双极性晶体管为pnp型晶体管时：所述第三电源电压的电压值大于所述第一电源电压的电压值，所述第一电源电压的电压值大于所述第二电源电压的电压值，且所述第三电源电压和所述第一电源电压的电压差值大于所述双极性晶体管的阈值电压。
7、所述第一电源电压的电压值范围为：0.75v～0.9v，所述第二电源电压的电压值为：0v，所述第三电源电压的电压值范围为：1.0v～2.2v。
8、本发明还提供一种存储器，包括：读取单元和上述存储结构。所述读取单元适于，施加第一电源电压至所述第一mos管的第二端；施加第二电源电压至所述放大单元中的双极性晶体管的集电极；施加第三电源电压至所述efuse存储单元的第二端，所述第二电源电压和第三电源电压的电压值相等，所述第一电源电压的电压值大于所述第二电源电压的电压值；施加第一控制电压至所述第一mos管的栅极，使所述第一mos管处于导通状态；读取所述efuse存储单元的第二端输出的电流值。
9、可选的，所述第一电源电压的电压值范围为：0.75v～0.9v，所述第二电源电压和第三电源电压的电压值均为0v。
10、本发明还提供一种上述存储结构的写入方法，包括：施加第一控制电压至所述第一mos管的栅极，使所述第一mos管处于导通状态；施加第一电源电压至所述第一mos管的第二端，所述第一mos管的第二端为所述第一mos管的源极和漏极中的另一个；施加第二电源电压至所述放大单元中的双极性晶体管的集电极；施加第三电源电压至所述efuse存储单元的第二端，所述第一电源电压、第二电源电压和第三电源电压使所述放大单元中的双极性晶体管处于放大状态。
11、本发明还提供一种上述存储结构的读取方法，包括：施加第一电源电压至所述第一mos管的第二端；施加第二电源电压至所述放大单元中的双极性晶体管的集电极；施加第三电源电压至所述efuse存储单元的第二端，所述第二电源电压和第三电源电压的电压值相等，所述第一电源电压的电压值大于所述第二电源电压的电压值；施加第一控制电压至所述第一mos管的栅极，使所述第一mos管处于导通状态；读取所述efuse存储单元的第二端输出的电流值。
12、与现有技术相比，本发明的技术方案具有以下优点：
13、在本发明中，放大单元包括一个或双极性晶体管，双极性晶体管可以起到放大电流的作用，所以，通过放大单元的放大处理，输入较小的写入电流即可熔断efuse存储单元，完成写入操作。因此，作为接收写入电流的第一mos管数量明显小于现有技术，从而减小了存储结构的面积。同时，由于双极性晶体管的成本低于mos管，所以，使用本实施例的存储结构还可以降低成本。
1.一种存储结构，其特征在于，包括：第一mos管、放大单元和efuse存储单元；
2.如权利要求1所述的存储结构，其特征在于，所述第一mos管为nmos管或pmos管，所述双极性晶体管为npn型晶体管或pnp型晶体管。
3.一种存储器，其特征在于，包括：写入单元和权利要求1或2所述的存储结构，
4.如权利要求3所述的存储器，其特征在于，当所述放大单元中的双极性晶体管为npn型晶体管时：
5.如权利要求4所述的存储器，其特征在于，所述第一电源电压的电压值范围为：0.75v～0.9v，所述第二电源电压的电压值范围为：1.0v～2.2v，所述第三电源电压的电压值为：0v。
6.如权利要求3所述的存储器，其特征在于，当所述放大单元中的双极性晶体管为pnp型晶体管时：
7.如权利要求6所述的存储器，其特征在于，所述第一电源电压的电压值范围为：0.75v～0.9v，所述第二电源电压的电压值为：0v，所述第三电源电压的电压值范围为：1.0v～2.2v。
8.一种存储器，其特征在于，包括：读取单元和权利要求1或2所述的存储结构，
9.如权利要求8所述的存储器，其特征在于，所述第一电源电压的电压值范围为：0.75v～0.9v，所述第二电源电压和第三电源电压的电压值均为0v。
10.一种权利要求1或2所述的存储结构的写入方法，其特征在于，包括：
11.如权利要求10所述的写入方法，其特征在于，当所述放大单元中的双极性晶体管为npn型晶体管时：
12.如权利要求11所述的写入方法，其特征在于，所述第一电源电压的电压值范围为：0.75v～0.9v，所述第二电源电压的电压值范围为：1.0v～2.2v，所述第三电源电压的电压值为：0v。
13.如权利要求10所述的写入方法，其特征在于，当所述放大单元中的双极性晶体管为pnp型晶体管时：
14.如权利要求13所述的写入方法，其特征在于，所述第一电源电压的电压值范围为：0.75v～0.9v，所述第二电源电压的电压值为：0v，所述第三电源电压的电压值范围为：1.0v～2.2v。
15.一种权利要求1或2所述的存储结构的读取方法，其特征在于，包括：
16.如权利要求15所述的读取方法，其特征在于，所述第一电源电压的电压值范围为：0.75v～0.9v，所述第二电源电压和第三电源电压的电压值均为0v。
