本技术涉及半导体，更具体地，涉及一种半导体器件及其制造方法、存储器系统。
背景技术：
1、在半导体器件(例如，3d nand存储器)的制造过程中，将多个芯片(die)分割为独立芯片的步骤可能会导致芯片碎裂(chipping)。通常来说，裂纹(crack)会沿着切割道(scribe lane)向芯片内部延展。当裂纹裂进芯片的有效电路区域时，会导致芯片失效，造成良率损失。
技术实现思路
1、本技术提供了一种可至少部分解决相关技术中存在的上述问题或本领域其他问题的半导体器件及其制造方法、存储器系统。
2、本技术一些实施方式提供了一种半导体器件，该半导体器件包括：堆叠结构，包括存储阵列区和第一密封区；以及至少一圈密封结构，位于第一密封区并环绕存储阵列区，密封结构包括贯穿堆叠结构的密封环主体和与密封环主体连接的至少两圈第一虚拟互连结构。
3、在一些实施方式中，该半导体器件还包括：外围器件结构，包括设置有外围器件的器件区和第二密封区；以及至少两圈第二虚拟互连结构，位于第二密封区，分别与至少两圈第一虚拟互连结构键合连接。
4、在一些实施方式中，存储阵列区包括核心区和非核心区，堆叠结构在核心区和非核心区的第一区域包括交替叠置的多个电介质层和多个栅极层，堆叠结构在非核心区的第二区域包括交替叠置的多个电介层和多个栅极牺牲层，其中，该半导体器件还包括：多个接触结构，位于第二区域，多个接触结构分别延伸至不同层的栅极牺牲层，并通过位于第一区域的同一层的栅极层与位于核心区的同一层的栅极层连接；以及第一互连结构，与接触结构相接触，第一互连结构与第一虚拟互连结构同材质。
5、在一些实施方式中，核心区包括贯穿堆叠结构的沟道结构；其中，该半导体器件还包括：沟道触点，与沟道结构的端部相接触；以及第二互连结构，与沟道触点相接触，第二互连结构与第一互连结构和第一虚拟互连结构同材质。
6、在一些实施方式中，每个接触结构包括：导电插塞，与第一互连结构相接触；第一导电部，位于第二区域的一层栅极牺牲层中，并通过位于第一区域的同一层的栅极层与位于核心区的同一层的栅极层连接；以及第二导电部，与导电插塞和第一导电部相接触，贯穿相应层数的堆叠结构。
7、在一些实施方式中，导电插塞与沟道触点同层同材质。
8、在一些实施方式中，接触结构还包括：第一填充部，填充于导电插塞、第一导电部和第二导电部围设的空间内。
9、在一些实施方式中，密封环主体包括：金属层，贯穿堆叠结构；以及金属插塞，与金属层相接触，金属插塞与沟道触点同层同材质。
10、在一些实施方式中，密封环主体还包括：第二填充部，填充于金属层和金属插塞围设的空间内。
11、在一些实施方式中，第一虚拟互连结构、第一互连结构和第二互连结构均包括在堆叠方向交替设置的至少一层通孔结构和至少一层互连线结构，第一虚拟互连结构、第一互连结构以及第二互连结构中通孔结构的层数相同，并且互连线结构的层数相同。
12、本技术另一些实施方式提供了一种半导体器件的制造方法。该制造方法包括：形成包括存储阵列区和第一密封区的堆叠结构；以及在堆叠结构的第一密封区形成至少一圈密封结构，至少一圈密封结构环绕存储阵列区，密封结构包括贯穿堆叠结构的密封环主体和与密封环主体连接的至少两圈第一虚拟互连结构。
13、在一些实施方式中，该制造方法还包括：在外围器件结构的器件区形成外围器件；在外围器件结构的第二密封区形成与第一虚拟互连结构位置和数量相匹配的第二虚拟互连结构；以及将第一虚拟互连结构和第二虚拟互连结构键合连接。
14、在一些实施方式中，形成包括存储阵列区和第一密封区的堆叠结构包括：形成包括存储阵列区和第一密封区的初始堆叠结构，初始堆叠结构包括依次堆叠的电介质层和栅极牺牲层，存储阵列区包括核心区和非核心区；以及将初始堆叠结构中位于核心区的栅极牺牲层和位于非核心区内第一区域的栅极牺牲层替换为栅极层以形成堆叠结构。
15、在一些实施方式中，在堆叠结构的第一密封区形成至少一圈密封结构包括：在同一工艺制程中形成位于非核心区内第二区域的多个接触结构和位于第一密封区的至少一圈密封环主体，多个接触结构分别延伸至不同层的栅极牺牲层，并通过位于第一区域的同一层的栅极层与位于核心区的同一层的栅极层连接；以及在同一工艺制程中形成分别与多个接触结构相接触的多个第一互连结构和至少两圈第一虚拟互连结构。
16、在一些实施方式中，将初始堆叠结构中位于核心区的栅极牺牲层和位于非核心区内第一区域的栅极牺牲层替换为栅极层之前，形成包括存储阵列区和第一密封区的堆叠结构还包括：形成位于核心区并贯穿初始堆叠结构的沟道结构；其中，在同一工艺制程中形成至少两圈第一虚拟互连结构和与接触结构相接触的多个第一互连结构之前，该制造方法还包括：形成与沟道结构的端部相接触的沟道触点；其中，在同一工艺制程中形成至少两圈第一虚拟互连结构和分别与多个接触结构相接触的多个第一互连结构还包括：形成与沟道触点相接触的第二互连结构。
17、在一些实施方式中，在同一工艺制程中形成位于非核心区内的第二区域的多个接触结构和位于第一密封区的至少一圈密封环主体包括：在第二区域形成多个接触孔的同时在第一密封区形成至少一圈接触槽，多个接触孔分别延伸至对应的目标栅极牺牲层，目标栅极牺牲层为多层栅极牺牲层中的一层，至少一圈接触槽环绕存储阵列区并贯穿堆叠结构；经由每个接触孔，去除部分目标栅极牺牲层，以形成暴露位于第一区域且与目标栅极牺牲层对应的栅极层的外延接触孔；以及在多个接触孔和外延接触孔内形成多个接触结构的同时在至少一圈接触槽内形成至少一圈密封环主体。
18、在一些实施方式中，接触结构包括第一导电部、第二导电部和导电插塞，密封环主体包括金属层和金属插塞；其中，在多个接触孔和外延接触孔内形成多个接触结构的同时在至少一圈接触槽内形成至少一圈密封环主体包括：在外延接触孔内形成第一导电部，第一导电部与位于第一区域的栅极层相接触；在接触孔的孔壁上形成具有开口的第二导电部的同时在接触槽的槽壁上形成具有开口的金属层；以及形成封闭第二导电部的开口的导电插塞的同时，形成封闭金属层的开口的金属插塞。
19、在一些实施方式中，形成封闭第二导电部的开口并与第一导电部相接触的导电插塞的同时，形成封闭金属层的开口的金属插塞之前，还包括：在第二导电部的开口内填充绝缘材料的同时在金属层的开口内填充绝缘材料。
20、在一些实施方式中，在非核心区内第二区域形成多个接触孔的同时在第一密封区形成至少一圈接触槽之前，该制造方法还包括：在堆叠结构的第一侧形成第一介质层；其中，形成封闭第二导电部的开口的导电插塞的同时，形成封闭金属层的开口的金属插塞之前，该制造方法还包括：形成贯穿第一介质层的开孔，开孔暴露沟道结构的端部；其中，形成封闭第二导电部的开口的导电插塞的同时，形成封闭金属层的开口的金属插塞还包括：在开孔内填充金属材料以形成沟道触点。
21、在一些实施方式中，在非核心区内第二区域形成多个接触孔的同时在第一密封区形成至少一圈接触槽之前，该制造方法还包括：在堆叠结构的第一侧形成覆盖堆叠结构的第一介质层；其中，在非核心区内第二区域形成接触孔的同时在第一密封区形成接触槽中还包括：形成贯穿第一介质层的开孔，开孔暴露沟道结构的端部；其中，形成封闭第二导电部的开口的导电插塞的同时，形成封闭金属层的开口的金属插塞还包括：在开孔内填充金属材料以形成沟道触点。
22、在一些实施方式中，在同一工艺制程中形成至少两圈第一虚拟互连结构和分别与多个接触结构相接触的多个第一互连结构、形成与沟道触点相接触的第二互连结构包括：在堆叠结构的第一侧形成覆盖第一介质层的第二介质层；在同一工艺制程中形成贯穿第二介质层的至少两圈第一虚拟互连结构、多个第一互连结构和第二互连结构，其中，第一虚拟互连结构、第一互连结构和第二互连结构为通孔结构和与互连线交替叠置的结构。
23、本技术又一些实施方式提供了一种存储器系统。该存储器系统包括：三维存储器，包括如上文提及的任意实施方式的半导体器件；以及控制器，与三维存储器耦接，用于控制三维存储器。
24、根据本技术的至少一个实施方式，本技术提供的半导体器件及其制造方法、存储器系统，通过在环绕存储阵列区的密封结构中设置至少两圈第一虚拟互连结构，能够有效地阻挡裂纹裂进半导体器件的存储阵列区，提高密封结构的保护能力和保护效果，有效地降低芯片产生边缘裂纹的风险，有利于提高产品良率。
1.一种半导体器件，其特征在于，包括：
2.根据权利要求1所述的半导体器件，其中，还包括：
3.根据权利要求1所述的半导体器件，其中，所述存储阵列区包括核心区和非核心区，所述堆叠结构在所述核心区和所述非核心区的第一区域包括交替叠置的多个电介质层和多个栅极层，所述堆叠结构在所述非核心区的第二区域包括交替叠置的所述多个电介层和多个栅极牺牲层，其中，所述半导体器件还包括：
4.根据权利要求3所述的半导体器件，其中，所述核心区包括贯穿所述堆叠结构的沟道结构；其中，所述半导体器件还包括：
5.根据权利要求4所述的半导体器件，其中，每个所述接触结构包括：
6.根据权利要求5所述的半导体器件，其中，所述导电插塞与所述沟道触点同层同材质。
7.根据权利要求5所述的半导体器件，其中，所述接触结构还包括：
8.根据权利要求4所述的半导体器件，其中，所述密封环主体包括：
9.根据权利要求8所述的半导体器件，其中，所述密封环主体还包括：
10.根据权利要求4所述的半导体器件，其中，所述第一虚拟互连结构、所述第一互连结构和所述第二互连结构均包括在堆叠方向交替设置的至少一层通孔结构和至少一层互连线结构，所述第一虚拟互连结构、所述第一互连结构以及所述第二互连结构中所述通孔结构的层数相同，并且所述互连线结构的层数相同。
11.一种半导体器件的制造方法，其特征在于，包括：
12.根据权利要求11所述的制造方法，其中，还包括：
13.根据权利要求11所述的制造方法，其中，形成包括存储阵列区和第一密封区的堆叠结构包括：
14.根据权利要求13所述的制造方法，其中，在所述堆叠结构的所述第一密封区形成至少一圈密封结构包括：
15.根据权利要求14所述的制造方法，其中，将所述初始堆叠结构中位于所述核心区的栅极牺牲层和位于所述非核心区内第一区域的栅极牺牲层替换为栅极层之前，形成包括存储阵列区和第一密封区的堆叠结构还包括：
16.根据权利要求15所述的制造方法，其中，在同一工艺制程中形成位于所述非核心区内的第二区域的多个接触结构和位于所述第一密封区的至少一圈所述密封环主体包括：
17.根据权利要求16所述的制造方法，其中，所述接触结构包括第一导电部、第二导电部和导电插塞，所述密封环主体包括金属层和金属插塞；
18.根据权利要求17所述的制造方法，其中，形成封闭所述第二导电部的开口并与所述第一导电部相接触的所述导电插塞的同时，形成封闭所述金属层的开口的金属插塞之前，还包括：
19.根据权利要求17所述的制造方法，其中，在所述非核心区内第二区域形成多个接触孔的同时在所述第一密封区形成至少一圈接触槽之前，所述制造方法还包括：
20.根据权利要求17所述的制造方法，其中，在所述非核心区内第二区域形成多个接触孔的同时在所述第一密封区形成至少一圈接触槽之前，所述制造方法还包括：
21.根据权利要求19或20所述的制造方法，其中，在同一工艺制程中形成所述至少两圈第一虚拟互连结构和分别与所述多个接触结构相接触的多个第一互连结构、形成与所述沟道触点相接触的第二互连结构包括：
22.一种存储系统，其特征在于，包括：
