横向扩散金属氧化物半导体器件及其制备方法与流程

    专利查询2025-11-10  1


    本申请涉及集成电路,特别是涉及一种横向扩散金属氧化物半导体器件及其制备方法。


    背景技术:

    1、随着半导体技术的不断发展,横向双扩散金属氧化物半导体(lateral double-diffuse mos,ldmos)器件的应用也日益广泛,同时对横向扩散金属氧化物半导体器件的性能提出了更高的要求。传统的n型横向双扩散金属氧化物半导体(nldmos)器件通常采用drain/gate/source的布局结构,为了提高器件耐压,gate端通常采用gate场板以增强漂移区的耗尽,然而,gate场板会增加器件的cgd电容,从而降低了器件的工作频率。


    技术实现思路

    1、基于此,有必要针对上述问题,提供一种横向扩散金属氧化物半导体器件及其制备方法。

    2、为了实现上述目的,第一方面,本申请提供了一种横向扩散金属氧化物半导体器件,包括:

    3、衬底;

    4、第一掺杂区,设于所述衬底内;

    5、第二掺杂区,设于所述衬底内,且从所述衬底的表面延伸至所述第一掺杂区;

    6、沟槽,设于所述衬底内,且从所述第二掺杂区的表面开口并延伸至所述第一掺杂区,以暴露部分第一掺杂区;

    7、漏区,设于暴露的所述部分第一掺杂区内;

    8、源区,设于所述第二掺杂区内;

    9、栅极,设于所述衬底上,所述源区位于所述漏区和所述栅极之间。

    10、上述横向扩散金属氧化物半导体器件,通过在衬底上设置沟槽,并将漏区(漏端)设置在沟槽底部的第一掺杂区内,以及将器件端口布局成drain/source/gate的结构,这样,源区(源端)的结构可以屏蔽漏区(漏端)与栅极之间的cgd电容,从而有效降低漏区(漏端)与栅极之间的cgd电容,提升器件的工作频率。

    11、在其中一个实施例中,所述源区至少位于所述栅极沿第一方向的两侧;所述沟槽至少位于所述栅极沿所述第一方向的两侧;所述漏区至少位于所述栅极沿所述第一方向的两侧;所述第一方向垂直于所述衬底的厚度方向。

    12、在其中一个实施例中,所述源区围设于所述栅极的外围;所述沟槽围设于所述源区的外围所述漏区围设于所述源区的外围。

    13、在其中一个实施例中,所述栅极的数量为多个,多个所述栅极沿所述第一方向间隔排布;

    14、每一所述栅极沿所述第一方向的两侧均设置有所述源区,每一所述栅极沿所述第一方向的两侧均设置有所述沟槽和所述漏区;

    15、相邻的两个所述栅极之间设置有两个所述源区、一个所述沟槽和一个所述漏区;一个所述沟槽和一个所述漏区设于两个所述源区之间。

    16、在其中一个实施例中,所述横向扩散金属氧化物半导体器件还包括隔离结构,所述隔离结构设置在所述衬底上,且围成一器件区;

    17、所述第一掺杂区、所述第二掺杂区、所述沟槽、所述漏区、所述源区和所述栅极均位于所述器件区。

    18、在其中一个实施例中,所述横向扩散金属氧化物半导体器件还包括:

    19、所述第一掺杂区为埋层,所述第二掺杂区为漂移区;

    20、所述横向扩散金属氧化物半导体器件还包括:

    21、体区,设于所述第二掺杂区内,所述源区设于所述体区内;

    22、其中,所述栅极至少覆盖所述体区的裸露表面。

    23、在其中一个实施例中,所述体区与所述第一掺杂区之间具有间距,部分所述第二掺杂区位于所述体区与所述第一掺杂区之间。

    24、在其中一个实施例中,所述体区靠近所述漏区的一端与所述第一掺杂区邻接,且所述体区远离所述漏区的一端与所述第一掺杂区之间具有间距;

    25、所述间距由所述体区靠近所述漏区的一端至所述体区远离所述漏区的一端逐渐增大。

    26、在其中一个实施例中,所述横向扩散金属氧化物半导体器件还包括:

    27、介质层,填充于所述沟槽内,并覆盖于所述衬底上和所述栅极上;

    28、漏区引出结构,与所述漏区电连接并贯穿至所述介质层的表面;

    29、源区引出结构,与所述源区电连接并贯穿至所述介质层的表面;

    30、栅极引出结构,与所述栅极电连接并贯穿至所述介质层的表面。

    31、在其中一个实施例中,所述横向扩散金属氧化物半导体器件还包括阻挡层,所述阻挡层覆盖于所述栅极的至少部分表面,以及所述源区的至少部分表面。

    32、在其中一个实施例中,所述沟槽沿所述衬底厚度方向的尺寸大于等于0.5μm。

    33、第二方面,本申请还提供了一种横向扩散金属氧化物半导体器件的制备方法,包括:

    34、提供设有第一掺杂区和第二掺杂区的衬底;所述第二掺杂区从所述衬底的表面延伸至所述第一掺杂区;

    35、形成栅极和源区;其中,所述源区设于所述第二掺杂区内,所述栅极设于所述衬底上;

    36、于所述衬底内形成沟槽;其中,所述沟槽从所述第二掺杂区的表面开口并延伸至所述第一掺杂区,以暴露部分第一掺杂区;

    37、于所述第一掺杂区内形成漏区;其中,所述漏区位于暴露的所述部分第一掺杂区内,所述源区位于所述漏区和所述栅极之间。

    38、在其中一个实施例中,所述于所述衬底内形成沟槽的步骤之后,以及所述于所述第一掺杂区内形成漏区的步骤之前,还包括:

    39、于所述衬底上形成第一介质材料层;其中,所述第一介质材料层覆盖所述沟槽的底壁和侧壁;

    40、去除部分所述第一介质材料层,以暴露所述沟槽的底壁的所述部分第一掺杂区。

    41、在其中一个实施例中,所述横向扩散金属氧化物半导体器件的制备方法,还包括:

    42、于所述衬底上形成介质层;所述介质层填充于所述沟槽内,并覆盖于所述衬底上和所述栅极上;

    43、于所述衬底上形成漏区引出结构、源区引出结构及栅极引出结构;其中,所述漏区引出结构与所述漏区电连接并贯穿至所述介质层的表面,所述源区引出结构与所述源区电连接并贯穿至所述介质层的表面,所述栅极引出结构与所述栅极电连接并贯穿至所述介质层的表面。

    44、在其中一个实施例中,所述形成栅极和源区的步骤,包括:

    45、于所述第二掺杂区内形成体区;

    46、于所述衬底上形成栅极;其中,所述栅极至少覆盖所述体区的裸露表面;

    47、于所述体区内形成源区。

    48、上述横向扩散金属氧化物半导体器件的制备方法,通过在衬底上设置沟槽,并将漏区(漏端)设置在沟槽底部的第一掺杂区内,以及将器件端口布局成drain/source/gate的结构,这样,源区(源端)的结构可以屏蔽漏区(漏端)与栅极之间的cgd电容,从而有效降低漏区(漏端)与栅极之间的cgd电容,提升器件的工作频率。



    技术特征:

    1.一种横向扩散金属氧化物半导体器件,其特征在于,包括:

    2.根据权利要求1所述的横向扩散金属氧化物半导体器件,其特征在于,所述源区至少位于所述栅极沿第一方向的两侧;所述沟槽至少位于所述栅极沿所述第一方向的两侧;所述漏区至少位于所述栅极沿所述第一方向的两侧;所述第一方向垂直于所述衬底的厚度方向。

    3.根据权利要求2所述的横向扩散金属氧化物半导体器件,其特征在于,所述源区围设于所述栅极的外围;所述沟槽围设于所述源区的外围;所述漏区围设于所述源区的外围。

    4.根据权利要求2所述的横向扩散金属氧化物半导体器件,其特征在于,所述栅极的数量为多个,多个所述栅极沿所述第一方向间隔排布;

    5.根据权利要求1所述的横向扩散金属氧化物半导体器件,其特征在于,所述横向扩散金属氧化物半导体器件还包括隔离结构,所述隔离结构设置在所述衬底上,且围成一器件区;

    6.根据权利要求1所述的横向扩散金属氧化物半导体器件,其特征在于,

    7.根据权利要求6所述的横向扩散金属氧化物半导体器件,其特征在于,所述体区与所述第一掺杂区之间具有间距,部分所述第二掺杂区位于所述体区与所述第一掺杂区之间。

    8.根据权利要求6所述的横向扩散金属氧化物半导体器件,其特征在于,所述体区靠近所述漏区的一端与所述第一掺杂区邻接,且所述体区远离所述漏区的一端与所述第一掺杂区之间具有间距;

    9.根据权利要求1-8中任一项所述的横向扩散金属氧化物半导体器件,其特征在于,所述沟槽沿所述衬底厚度方向的尺寸大于等于0.5μm。

    10.一种横向扩散金属氧化物半导体器件的制备方法,其特征在于,包括:

    11.根据权利要求10所述的横向扩散金属氧化物半导体器件的制备方法,其特征在于,所述于所述衬底内形成沟槽的步骤之后,以及所述于所述第一掺杂区内形成漏区的步骤之前,还包括:

    12.根据权利要求10所述的横向扩散金属氧化物半导体器件的制备方法,其特征在于,所述横向扩散金属氧化物半导体器件的制备方法,还包括:

    13.根据权利要求10所述的横向扩散金属氧化物半导体器件的制备方法,其特征在于,所述形成栅极和源区的步骤,包括:


    技术总结
    本申请涉及一种横向扩散金属氧化物半导体器件及其制备方法。该横向扩散金属氧化物半导体器件包括:衬底;第一掺杂区,设于衬底内;第二掺杂区,设于衬底内;沟槽,设于衬底内,且从第二掺杂区的表面开口并延伸至第一掺杂区,以暴露部分第一掺杂区;漏区,设于暴露的部分第一掺杂区内;源区,设于第二掺杂区内;栅极,设于衬底上,源区位于漏区和栅极之间。本申请通过将漏区(漏端)设置在沟槽底部的第一掺杂区内,以及将器件端口布局成Drain/Source/Gate的结构,这样,源区(源端)的结构可以屏蔽漏区(漏端)与栅极之间的Cgd电容,从而有效降低漏区(漏端)与栅极之间的Cgd电容,提升器件的工作频率。

    技术研发人员:宋亮,安丽琪,罗琳
    受保护的技术使用者:无锡华润上华科技有限公司
    技术研发日:
    技术公布日:2024/11/26
    转载请注明原文地址:https://tc.8miu.com/read-31853.html

    最新回复(0)