本发明属于集成电路设计领域，具体涉及一种基于可重构忆阻器的加密电路及图像加密方法。
背景技术：
1、硬件加密，即通过专门的硬件模块对数据进行加密，是一种更为安全的信息保护手段。与软件加密相比，硬件加密具有显著的优势。首先，硬件加密能够有效抵抗物理和逻辑攻击，如篡改、逆向工程和侧信道攻击等，从而确保加密过程的安全性。其次，硬件加密利用专门的硬件资源，可以实现更快速的加密处理，提高加密和解密的效率。此外，硬件加密还能解决软件加密所固有的安全隐患和效率问题，为关键加密问题提供更为可靠的解决方案。因此，在保护重要数据和确保信息安全方面，硬件加密发挥着至关重要的作用。
2、忆阻器以其低功耗、高耐用性、快速的开关性能和简单的结构，以及与cmos工艺的兼容性，成为了替代传统cmos技术以实现硬件加密电路的首选方案。这显著提升了硬件加密电路的能源效率和稳健性，并扩大了其在各种应用场景下的适用范围，特别是对于那些需要高安全性和高性能的移动设备与物联网设备而言。此外，忆阻器所带来的这些优势为电路设计注入了更大的灵活性和可扩展性，确保硬件加密解决方案能够更加灵活地应对不断演变的安全挑战和性能标准。
3、在硬件加密技术中，传统的加密算法如aes(高级加密标准)和rsa广泛使用，但它们通常需要复杂的硬件设计和大量的计算资源。相比之下，异或(xor)操作作为一种简单的逻辑运算，因其高效的性能和易于实现的特性，在加密领域有着广泛的应用。xor操作可以用于数据的快速加密和解密，同时保持良好的安全性能。然而，xor操作本身并不提供足够的安全性，因为如果攻击者能够获取加密密钥，就可以轻易地解密数据。为了增强安全性，需要一个高质量的随机数生成器(trng)来生成加密密钥。真随机数生成器(trng)能够基于物理现象产生不可预测的随机数，从而提供更高的安全性和抗攻击能力。因此，结合xor操作和trng的硬件可加密电路成为一种理想的解决方案。由于xor逻辑电路常使用忆阻器的非易失性存储特性，而trng电路常使用忆阻器的易失性存储伴随的随机特性，目前尚未发现或开发出一种忆阻器能够同时满足这两种电路对忆阻器性能的不同要求。这意味着，在实际应用中，需要设计两种不同的忆阻器模块，分别针对xor运算和trng的功能，这不仅增加了电路的复杂性和成本，还限制了忆阻器在多功能集成系统中的潜力。
技术实现思路
1、针对现有技术的不足，本发明的目的在于提供一种基于可重构忆阻器的加密电路及图像加密方法，解决了现有技术中的问题。
2、本发明的目的可以通过以下技术方案实现：
3、一种基于可重构忆阻器的加密电路，包括可重构单元和真随机数生成电路；所述可重构单元包括第一可重构忆阻器、第二可重构忆阻器和n型晶体管，第一可重构忆阻器、第二忆阻器可重构反向并联后再与n型晶体管串联；第一可重构忆阻器的负端与n型晶体管的漏极相连，第一可重构忆阻器的正端与输入电压相连，第二可重构忆阻器的正端与n型晶体管的漏极相连，第二可重构忆阻器的负端与输入电压相连，n型晶体管的栅极连接控制电压；
4、所述真随机数生成电路采用可重构单元作为随机源，包括：相互串联的比较器和1比特计数器；n型晶体管的源极与比较器的正端相连接后和1比特计数器的clk端连接，比较器的负端与参考电压相连。
5、进一步地，当可重构忆阻器处于易失性存储状态时，将可重构单元中第一可重构忆阻器的正端、第二可重构忆阻器的负端作为输入端，n型晶体管的源极作为输出端；
6、当n型晶体管的源极电压超过所述参考电压，比较器输出逻辑高电平，选取脉宽和幅值的clr信号，将比较器输出的值被送到1比特计数器，每个输入脉冲结束时，1比特计数器的输出表示用于图像加密的密钥；
7、将生成的密钥输入可重构单元中第一可重构忆阻器的正端和第二可重构忆阻器的负端，将所需要加密的图像输入n型晶体管的源极，取第一可重构忆阻器和第二可重构忆阻器并联后的总电阻作为图像加密后的输出值。
8、一种图像加密方法，使用上述的一种基于可重构单元的可重构加密电路，包括以下步骤：
9、s1，将图像转换为二值化图像；
10、s2，使用真随机数生成电路生成密钥，来对图像进行加密；
11、s3，将转换后的二值化图像输入可重构单元中第一可重构忆阻器的正端和第二可重构忆阻器的负端，将生成的密钥输入n型晶体管的源极，取第一可重构忆阻器和第二可重构忆阻器并联后的总电阻作为图像加密后的输出值。
12、上述一种基于可重构单元的可重构加密电路在图像、数字以及字母加密中的应用。
13、上述一种基于可重构单元的可重构加密电路在图像、数字以及字母解密中的应用。
14、一种图像加密系统，包括上述的一种基于可重构单元的可重构加密电路。
15、一种可重构单元，包括：第一可重构忆阻器、第二可重构忆阻器和n型晶体管；第一可重构忆阻器、第二忆阻器可重构反向并联后再与n型晶体管串联；第一可重构忆阻器的负端与n型晶体管的漏极相连，第一可重构忆阻器的正端与输入电压相连，第二可重构忆阻器的正端与n型晶体管的漏极相连，第二可重构忆阻器的负端与输入电压相连，n型晶体管的栅极连接控制电压。
16、本发明的有益效果：
17、1、本发明所使用的可重构忆阻器，通过对忆阻器施加大电流或小电流，不仅可以实现易失性存储，同时也能实现非易失性存储。
18、2、本发明所提出的可重构单元，能够通过可重构忆阻器的非易失性存储实现xor逻辑操作，也能够利用可重构忆阻器的易失性存储的随机特性，作为trng电路的随机源。提高了忆阻器在多功能集成系统中的运用潜力。
19、3、本发明的加密电路将xor电路和trng电路所需要的两个不同的忆阻器模块整合成为一个多功能忆阻器模块(可重构单元)，简化了电路的设计、降低了成本、减小了占用空间、提高了系统的利用率。
1.一种基于可重构忆阻器的加密电路，其特征在于，包括可重构单元和真随机数生成电路；所述可重构单元，包括第一可重构忆阻器、第二可重构忆阻器和n型晶体管，第一可重构忆阻器、第二忆阻器可重构反向并联后再与n型晶体管串联；第一可重构忆阻器的负端与n型晶体管的漏极相连，第一可重构忆阻器的正端与输入电压相连，第二可重构忆阻器的正端与n型晶体管的漏极相连，第二可重构忆阻器的负端与输入电压相连，n型晶体管的栅极连接控制电压；
2.根据权利要求1所述的一种基于可重构忆阻器的加密电路，其特征在于，当可重构忆阻器处于易失性存储状态时，将可重构单元中第一可重构忆阻器的正端、第二可重构忆阻器的负端作为输入端，n型晶体管的源极作为输出端；
3.一种图像加密方法，使用权利要求1-2任一项所述的一种基于可重构单元的可重构加密电路，其特征在于，包括以下步骤：
4.权利要求1-2任一项所述的一种基于可重构单元的可重构加密电路在图像、数字以及字母加密中的应用。
5.权利要求1-2任一项所述的一种基于可重构单元的可重构加密电路在图像、数字以及字母解密中的应用。
6.一种图像加密系统，其特征在于，包括权利要求1-2任一项所述的一种基于可重构单元的可重构加密电路。
7.一种可重构单元，其特征在于，包括：第一可重构忆阻器、第二可重构忆阻器和n型晶体管；第一可重构忆阻器、第二忆阻器可重构反向并联后再与n型晶体管串联；第一可重构忆阻器的负端与n型晶体管的漏极相连，第一可重构忆阻器的正端与输入电压相连，第二可重构忆阻器的正端与n型晶体管的漏极相连，第二可重构忆阻器的负端与输入电压相连，n型晶体管的栅极连接控制电压。
