本发明构思的实施例涉及显示装置，并且更具体地，涉及形成在显示面板中的驱动器以及包括驱动器的显示装置。
背景技术：
1、显示装置的驱动器(例如，栅极驱动器和/或发射驱动器)可以逐行地将信号(例如，栅极信号和/或发射信号)顺序地提供到显示面板的像素。为了逐行地顺序地提供信号，驱动器可以以包括多个级的移位寄存器的形式实现。
2、一般地，驱动器的每个级可以仅包括单个类型的晶体管，例如p型金属氧化物半导体(“pmos”)晶体管。在每个级仅包括pmos晶体管的情况下，为了输出具有相对低电压电平的输出信号，应当执行将级的内部节点的电压降低到比相对低电压电平低的电压电平的自举操作。
技术实现思路
1、一些实施例提供了其中每个级包括互补金属氧化物半导体(“cmos”)晶体管的驱动器。
2、一些实施例提供了包括其中每个级包括cmos晶体管的驱动器的显示装置。
3、在本公开的实施例中，提供了设置在显示面板中并且包括多个级的驱动器。所述多个级中的至少一个级包括：输入电路，响应于时钟信号和反相时钟信号中的至少一者将输入信号传送到第一节点；以及多个反相器，基于所述第一节点的电压产生输出信号。所述多个反相器中的至少一个包括串联连接在传送相对高栅极电压的线和传送相对低栅极电压的线之间的p型金属氧化物半导体(“pmos”)晶体管以及n型金属氧化物半导体(“nmos”)晶体管。所述pmos晶体管的第一有源区域包括与所述nmos晶体管的第二有源区域的材料不同的材料。
4、在实施例中，所述pmos晶体管的所述第一有源区域可以包括多晶硅，并且所述nmos晶体管的所述第二有源区域可以包括氧化物半导体。
5、在实施例中，所述pmos晶体管的所述第一有源区域可以包括多晶硅，并且所述nmos晶体管的所述第二有源区域可以包括有机半导体。
6、在实施例中，所述pmos晶体管的所述第一有源区域可以包括多晶硅，并且所述nmos晶体管的所述第二有源区域可以包括非晶硅。
7、在实施例中，所述pmos晶体管的所述第一有源区域和所述nmos晶体管的所述第二有源区域可以分别设置在不同的层中，所述不同的层分别设置在离所述显示面板的基底不同的高度处。
8、在实施例中，所述nmos晶体管可以包括设置在所述第二有源区域上方的顶栅极极以及设置在所述第二有源区域下方的底栅极。
9、在实施例中，与所述相对低栅极电压不同的第二相对低栅极电压可以施加到所述nmos晶体管的所述底栅极。
10、在实施例中，所述第二相对低栅极电压可以低于所述相对低栅极电压。
11、在实施例中，所述nmos晶体管的所述底栅极可以连接到所述nmos晶体管的所述顶栅极。
12、在实施例中，所述输入电路可以包括：第一pmos晶体管，响应于所述反相时钟信号将所述输入信号传送到所述第一节点。
13、在实施例中，所述输入电路可以包括：第一nmos晶体管，响应于所述时钟信号将所述输入信号传送到所述第一节点。
14、在实施例中，所述输入电路可以包括：第一pmos晶体管，响应于所述反相时钟信号将所述输入信号传送到所述第一节点；以及第一nmos晶体管，响应于所述时钟信号将所述输入信号传送到所述第一节点。
15、在实施例中，所述第一pmos晶体管可以包括接收所述反相时钟信号的栅极、接收所述输入信号的第一端子以及连接到所述第一节点的第二端子，并且所述第一nmos晶体管可以包括接收所述时钟信号的栅极、接收所述输入信号的第一端子以及连接到所述第一节点的第二端子。
16、在实施例中，所述至少一个级还可以包括保持所述第一节点的所述电压的第一电容器。
17、在实施例中，所述第一电容器可以包括连接到传送所述相对高栅极电压的所述线的第一电极以及连接到所述第一节点的第二电极。
18、在实施例中，所述多个反相器可以包括：第一cmos反相器，通过使所述第一节点的所述电压反相来将反相电压提供到第二节点；以及第二cmos反相器，通过使所述第二节点的电压反相来产生所述输出信号。
19、在实施例中，所述第一cmos反相器可以包括：第二pmos晶体管，包括连接到所述第一节点的栅极、连接到传送所述相对高栅极电压的所述线的第一端子以及连接到所述第二节点的第二端子；以及第二nmos晶体管，包括连接到所述第一节点的栅极、连接到传送所述相对低栅极电压的所述线的第一端子以及连接到所述第二节点的第二端子。所述第二cmos反相器可以包括：第三pmos晶体管，包括连接到所述第二节点的栅极、连接到传送所述相对高栅极电压的所述线的第一端子以及连接到输出节点的第二端子，所述输出信号在所述输出节点处输出；以及第三nmos晶体管，包括连接到所述第二节点的栅极、连接到传送所述相对低栅极电压的所述线的第一端子以及连接到所述输出节点的第二端子。
20、在实施例中，所述至少一个级还可以包括：第四pmos晶体管，响应于全局复位信号将所述相对高栅极电压传送到所述第一节点。
21、在实施例中，所述第四pmos晶体管可以包括接收所述全局复位信号的栅极、连接到传送所述相对高栅极电压的所述线的第一端子以及连接到所述第一节点的第二端子。
22、在实施例中，所述nmos晶体管可以包括底栅极。所述至少一个级还可以包括：电荷泵电路，基于所述相对低栅极电压和所述时钟信号产生施加到所述底栅极的底栅极电压。
23、在实施例中，所述电荷泵电路可以包括：第五pmos晶体管，包括连接到第三节点的栅极、连接到所述底栅极的第一端子以及连接到所述第三节点的第二端子；第六pmos晶体管，包括连接到传送所述相对低栅极电压的所述线的栅极、连接到所述第三节点的第一端子以及连接到传送所述相对低栅极电压的所述线的第二端子；第二电容器，包括连接到所述第三节点的第一电极以及第二电极；以及第七pmos晶体管，包括连接到所述第三节点的栅极、连接到所述第二电容器的所述第二电极的第一端子以及接收所述时钟信号的第二端子。
24、在实施例中，所述多个反相器可以包括：第一cmos反相器，通过使所述第一节点的所述电压反相来将反相电压提供到第二节点；以及第二cmos反相器，通过使所述第二节点的电压反相来产生所述输出信号。所述至少一个级还可以包括：第八pmos晶体管，包括连接到所述第一节点的栅极、连接到输出节点的第一端子以及连接到传送所述相对低栅极电压的所述线的第二端子，所述输出信号在所述输出节点处输出。
25、在实施例中，所述多个反相器可以包括：第一cmos反相器，通过使所述第一节点的所述电压反相来将反相电压提供到第二节点；以及pmos反相器，当所述第二节点的电压具有相对低电平时输出所述相对高栅极电压作为所述输出信号。所述至少一个级还可以包括：pmos升压缓冲器，当所述第一节点的所述电压具有相对低电平时，输出所述相对低栅极电压作为所述输出信号。
26、在实施例中，所述pmos升压缓冲器可以包括：第三电容器，包括连接到输出节点的第一电极以及连接到第四节点的第二电极，所述输出信号在所述输出节点处输出；第九pmos晶体管，包括连接到所述第四节点的栅极、连接到所述输出节点的第一端子以及连接到传送所述相对低栅极电压的所述线的第二端子；以及第十pmos晶体管，包括连接到传送所述相对低栅极电压的所述线的栅极、连接到所述第一节点的第一端子以及连接到所述第四节点的第二端子。
27、在实施例中，所述多个反相器可以包括：第一cmos反相器，通过使所述第一节点的所述电压反相来将反相电压提供到第二节点；以及第二cmos反相器，通过使所述第二节点的电压反相来产生所述输出信号。所述至少一个级还可以包括：pmos升压缓冲器，当所述第一节点的所述电压具有相对低电平时输出所述相对低栅极电压作为所述输出信号。
28、在实施例中，所述多个反相器可以包括：第一cmos反相器，通过使所述第一节点的所述电压反相来将反相电压提供到第二节点；以及第二cmos反相器，通过使所述第二节点的电压反相来产生所述输出信号。所述至少一个级还可以包括：第三cmos反相器，通过使所述第二节点的所述电压反相来产生进位信号。
29、在实施例中，所述第三cmos反相器可以包括：第十一pmos晶体管，包括连接到所述第二节点的栅极、连接到传送所述相对高栅极电压的所述线的第一端子以及连接到进位节点的第二端子，所述进位信号在所述进位节点处输出；以及第四nmos晶体管，包括连接到所述第二节点的栅极、连接到传送所述相对低栅极电压的所述线的第一端子以及连接到所述进位节点的第二端子。
30、在实施例中，所述至少一个级还可以包括：pmos升压缓冲器，当所述第一节点的所述电压具有相对低电平时输出所述相对低栅极电压作为所述输出信号。
31、在实施例中，所述pmos升压缓冲器可以包括：第三电容器，包括连接到进位节点的第一电极以及连接到第四节点的第二电极，所述进位信号在所述进位节点处输出；第九pmos晶体管，包括连接到所述第四节点的栅极、连接到输出节点的第一端子以及连接到传送所述相对低栅极电压的所述线的第二端子，所述输出信号在所述输出节点处输出；以及第十pmos晶体管，包括连接到传送所述相对低栅极电压的所述线的栅极、连接到所述第一节点的第一端子以及连接到所述第四节点的第二端子。
32、在实施例中，所述多个反相器可以包括：第一cmos反相器，通过使所述第一节点的所述电压反相来将反相电压提供到第二节点；以及pmos反相器，当所述第二节点的电压具有相对低电平时输出所述相对高栅极电压作为所述输出信号。所述至少一个级还可以包括：pmos升压缓冲器，当所述第一节点的所述电压具有相对低电平时输出所述相对低栅极电压作为所述输出信号；以及第三cmos反相器，通过使所述第二节点的所述电压反相来产生进位信号。
33、在本公开的实施例中，提供了设置在显示面板中并且包括多个级的驱动器。所述多个级中的至少一个级包括：输入电路，响应于时钟信号和反相时钟信号中的至少一者将输入信号传送到第一节点；以及多个反相器，基于所述第一节点的电压产生输出信号。所述多个反相器中的至少一个包括串联连接在传送相对高栅极电压的线和传送相对低栅极电压的线之间的pmos晶体管和nmos晶体管。所述nmos晶体管包括有源区域、设置在所述有源区域上方的顶栅极以及设置在所述有源区域下方的底栅极。
34、在实施例中，与所述相对低栅极电压不同的第二相对低栅极电压可以施加到所述nmos晶体管的所述底栅极。
35、在实施例中，所述nmos晶体管的所述底栅极可以连接到所述nmos晶体管的所述顶栅极。
36、在实施例中，所述pmos晶体管的有源区域可以包括与所述nmos晶体管的所述有源区域的材料不同的材料。
37、在本公开的实施例中，提供了显示装置，所述显示装置包括：显示面板，包括多个像素；数据驱动器，将多个数据信号提供到所述多个像素；栅极驱动器，将多个栅极信号提供到所述多个像素；发射驱动器，将多个发射信号提供到所述多个像素；以及控制器，控制所述数据驱动器、所述栅极驱动器和所述发射驱动器。所述栅极驱动器和所述发射驱动器中的至少一者包括多个级。所述多个级中的至少一个级包括：输入电路，响应于时钟信号和反相时钟信号中的至少一者将输入信号传送到第一节点；以及多个反相器，基于所述第一节点的电压产生与所述多个栅极信号中的一个或所述多个发射信号中的一个对应的输出信号。所述多个反相器中的至少一个包括串联连接在传送相对高栅极电压的线和传送相对低栅极电压的线之间的pmos晶体管和nmos晶体管。所述pmos晶体管的第一有源区域包括与所述nmos晶体管的第二有源区域的材料不同的材料。
38、如上所述，在实施例中的驱动器和显示装置中，至少一个级可以包括输入电路和反相器。反相器中的至少一个可以包括pmos晶体管和nmos晶体管两者，并且pmos晶体管的有源区域可以包括与nmos晶体管的有源区域的材料不同的材料。因此，在级中可以不需要自举操作，并且可以减少驱动器和显示装置的功耗。
1.一种驱动器，所述驱动器设置在显示面板中，其中，所述驱动器包括：
2.根据权利要求1所述的驱动器，其中，所述p型金属氧化物半导体晶体管的所述第一有源区域包括多晶硅，并且
3.根据权利要求1所述的驱动器，其中，所述p型金属氧化物半导体晶体管的所述第一有源区域包括多晶硅，并且
4.根据权利要求1所述的驱动器，其中，所述p型金属氧化物半导体晶体管的所述第一有源区域包括多晶硅，并且
5.根据权利要求1所述的驱动器，其中，所述p型金属氧化物半导体晶体管的所述第一有源区域和所述n型金属氧化物半导体晶体管的所述第二有源区域分别设置在不同的层中，所述不同的层分别设置在距离所述显示面板的基底不同的高度处。
6.根据权利要求1所述的驱动器，其中，所述n型金属氧化物半导体晶体管包括设置在所述第二有源区域上方的顶栅极以及设置在所述第二有源区域下方的底栅极。
7.根据权利要求6所述的驱动器，其中，与所述低栅极电压不同的第二低栅极电压施加到所述n型金属氧化物半导体晶体管的所述底栅极。
8.根据权利要求7所述的驱动器，其中，所述第二低栅极电压低于所述低栅极电压。
9.根据权利要求6所述的驱动器，其中，所述n型金属氧化物半导体晶体管的所述底栅极连接到所述n型金属氧化物半导体晶体管的所述顶栅极。
10.根据权利要求1所述的驱动器，其中，所述输入电路包括：
11.根据权利要求1所述的驱动器，其中，所述输入电路包括：
12.根据权利要求1所述的驱动器，其中，所述输入电路包括：
13.根据权利要求12所述的驱动器，其中，所述第一p型金属氧化物半导体晶体管包括接收所述反相时钟信号的栅极、接收所述输入信号的第一端子以及连接到所述第一节点的第二端子，并且
14.根据权利要求1所述的驱动器，其中，所述至少一个级还包括：
15.根据权利要求14所述的驱动器，其中，所述第一电容器包括连接到传送所述高栅极电压的所述线的第一电极以及连接到所述第一节点的第二电极。
16.根据权利要求1所述的驱动器，其中，所述多个反相器包括：
17.根据权利要求16所述的驱动器，其中，所述第一互补金属氧化物半导体反相器包括：
18.根据权利要求1所述的驱动器，其中，所述至少一个级还包括：
19.根据权利要求18所述的驱动器，其中，所述第四p型金属氧化物半导体晶体管包括接收所述全局复位信号的栅极、连接到传送所述高栅极电压的所述线的第一端子以及连接到所述第一节点的第二端子。
20.根据权利要求1所述的驱动器，其中，所述n型金属氧化物半导体晶体管包括底栅极，并且
21.根据权利要求20所述的驱动器，其中，所述电荷泵电路包括：
22.根据权利要求1所述的驱动器，其中，所述多个反相器包括：
23.根据权利要求1所述的驱动器，其中，所述多个反相器包括：
24.根据权利要求23所述的驱动器，其中，所述p型金属氧化物半导体升压缓冲器包括：
25.根据权利要求1所述的驱动器，其中，所述多个反相器包括：
26.根据权利要求1所述的驱动器，其中，所述多个反相器包括：
27.根据权利要求26所述的驱动器，其中，所述第三互补金属氧化物半导体反相器包括：
28.根据权利要求26所述的驱动器，其中，所述至少一个级还包括：
29.根据权利要求28所述的驱动器，其中，所述p型金属氧化物半导体升压缓冲器包括：
30.根据权利要求1所述的驱动器，其中，所述多个反相器包括：
31.一种驱动器，所述驱动器设置在显示面板中，其中，所述驱动器包括：
32.根据权利要求31所述的驱动器，其中，与所述低栅极电压不同的第二低栅极电压施加到所述n型金属氧化物半导体晶体管的所述底栅极。
33.根据权利要求31所述的驱动器，其中，所述n型金属氧化物半导体晶体管的所述底栅极连接到所述n型金属氧化物半导体晶体管的所述顶栅极。
34.根据权利要求31所述的驱动器，其中，所述p型金属氧化物半导体晶体管的有源区域包括与所述n型金属氧化物半导体晶体管的所述有源区域的材料不同的材料。
35.一种显示装置，其中，所述显示装置包括：
