本教导涉及存储器装置的页缓冲器。
背景技术：
1、电子装置可以包括大量的电子组件，并且在它们当中，计算机系统可以包括由半导体构成的大量电子组件。在构成计算机系统的半导体装置当中，诸如处理器或存储器控制器之类的主机装置可以与存储器装置执行数据通信。存储器装置可以包括可以由字线和位线指定并且在其中存储数据的多个存储器单元。
2、存储器装置可以通过感测位线的状态(即，电压或电流)来确定连接到位线的存储器单元的状态。在存储器装置的读取操作、编程验证操作和擦除验证操作中可以执行这样的感测操作。因此，可能需要开发用于提高感测操作的准确度的技术。
技术实现思路
1、根据本公开的实施方式的存储器装置的页缓冲器电路可以包括：感测电路，其被配置为在感测操作期间感测根据位线的状态而改变的感测节点的电压电平；以及钳位电路，其连接到感测节点，钳位电路被配置为在感测操作的预定时段中控制感测节点的电压电平不下降到低于钳位电平。
2、根据本公开的实施方式的存储器装置的页缓冲器电路可以包括：感测电路，其被配置为将根据位线的状态而改变的感测节点的电压电平与参考电平进行比较并且将比较结果存储在感测电路中；以及钳位电路，其被配置为在感测节点的电压电平根据位线的状态而变得低于比参考电平低的钳位电平时，向感测节点提供电压。
3、根据本公开的实施方式的存储器装置的外围电路可以包括：页缓冲器电路，其被配置为感测基于位线的状态和钳位信号形成的感测节点的电压电平；以及控制电路，其被配置为生成钳位信号并将钳位信号发送给页缓冲器电路。
1.一种存储器装置的页缓冲器电路，所述页缓冲器电路包括：
2.根据权利要求1所述的页缓冲器电路，其中，所述预定时段包括评估时段，在所述评估时段中所述感测节点的电压电平根据所述位线的状态而下降，并且
3.根据权利要求2所述的页缓冲器电路，其中，所述钳位信号在对所述感测节点进行预充电的预充电时段中从禁用电平转变到所述启用电平。
4.根据权利要求3所述的页缓冲器电路，其中，当在所述预充电时段中对所述感测节点进行预充电时，即使所述钳位信号具有所述启用电平，所述钳位电路被停用。
5.根据权利要求1所述的页缓冲器电路，其中，所述钳位电路包括晶体管，所述晶体管包括接收钳位信号的栅极端子、连接到所述感测节点的源极端子、以及连接到操作电压节点的漏极端子。
6.根据权利要求5所述的页缓冲器电路，其中，所述钳位信号的启用电平是通过将所述晶体管的阈值电压电平与所述钳位电平相加而获得的值。
7.根据权利要求1所述的页缓冲器电路，其中，所述感测电路包括：第一连接电路，所述第一连接电路响应于第一连接信号而将所述位线连接到中间节点；以及第二连接电路，所述第二连接电路响应于第二连接信号而将所述中间节点连接到所述感测节点，并且
8.根据权利要求1所述的页缓冲器电路，其中，所述感测电路将所述感测节点的电压电平与参考电平进行比较并且将比较结果存储在所述感测电路中，并且
9.一种存储器装置的页缓冲器电路，所述页缓冲器电路包括：
10.根据权利要求9所述的页缓冲器电路，其中，所述钳位电路包括晶体管，所述晶体管包括接收钳位信号的栅极端子、连接到所述感测节点的源极端子、以及连接到操作电压节点的漏极端子。
11.根据权利要求10所述的页缓冲器电路，其中，所述钳位信号的启用电平是通过将所述晶体管的阈值电压电平与所述钳位电平相加而获得的值。
12.根据权利要求9所述的页缓冲器电路，其中，所述感测电路包括：第一连接电路，所述第一连接电路响应于第一连接信号而将所述位线连接到中间节点；以及第二连接电路，所述第二连接电路响应于第二连接信号而将所述中间节点连接到所述感测节点，并且
13.一种存储器装置的外围电路，所述外围电路包括：
14.根据权利要求13所述的外围电路，其中，所述页缓冲器电路包括钳位电路，所述钳位电路基于所述钳位信号和所述感测节点的电压电平来控制所述感测节点的电压电平不下降到低于钳位电平。
15.根据权利要求14所述的外围电路，其中，在所述感测节点的电压电平根据所述位线的状态而下降的评估时段中，所述钳位电路在接收到具有启用电平的钳位信号时并且在所述感测节点的电压电平变得低于所述钳位电平时被激活。
16.根据权利要求15所述的外围电路，其中，所述控制电路在对所述感测节点进行预充电的预充电时段中将所述钳位信号从禁用电平转变到所述启用电平。
17.根据权利要求16所述的外围电路，其中，当在所述预充电时段中对所述感测节点进行预充电时，即使所述钳位信号具有所述启用电平，所述钳位电路被停用。
18.根据权利要求14所述的外围电路，其中，所述钳位电路包括晶体管，所述晶体管包括接收所述钳位信号的栅极端子、连接到所述感测节点的源极端子、以及连接到操作电压节点的漏极端子，并且
19.根据权利要求14所述的外围电路，其中，所述页缓冲器电路还包括：第一连接电路，所述第一连接电路响应于第一连接信号而将所述位线连接到中间节点；以及第二连接电路，所述第二连接电路响应于第二连接信号而将所述中间节点连接到所述感测节点，并且
20.根据权利要求14所述的外围电路，其中，所述页缓冲器电路将所述感测节点的电压电平与参考电平进行比较并且将比较结果存储在所述页缓冲器电路中，并且
