本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术：
1、随着半导体制造技术的飞速发展，半导体晶体管朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体晶体管目前正被广泛应用，因此随着半导体晶体管的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩短晶体管的沟道长度。
2、为了更好的适应晶体管尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(finfet)、全包围栅极(gate-all-around，gaa)晶体管等。其中，全包围栅极晶体管包括垂直全包围栅极晶体管和水平全包围栅极晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好地抑制短沟道效应。
3、随着器件尺寸的进一步缩小，如何提高全包围栅极结构器件的性能，越来越具有难度和挑战。
技术实现思路
1、本发明实施例解决的问题是提供一种半导体结构的形成方法，有利于进一步提高半导体结构的性能。
2、为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有沟道叠层结构，所述沟道叠层结构包括一个或多个在纵向上依次堆叠设置的沟道叠层，所述沟道叠层包括第一牺牲层以及位于所述第一牺牲层上的沟道层，所述基底上形成有横跨所述沟道叠层结构的栅极结构，所述栅极结构覆盖所述沟道叠层结构的部分顶部和部分侧壁，所述栅极结构的侧壁形成有第一侧墙层；在所述栅极结构两侧的沟道叠层结构中形成第一凹槽，所述第一凹槽的侧壁暴露出所述沟道叠层结构；沿平行于所述基底且与所述栅极结构的延伸方向相垂直的方向上，横向刻蚀所述第一凹槽侧壁露出的所述第一牺牲层，在相邻所述沟道层相正对的空间区域、以及所述沟道层与所述基底相正对的空间区域内形成第二凹槽；在所述第二凹槽中形成第二牺牲层，所述第二牺牲层的侧壁相对于所述沟道层的侧壁向内缩进，且相邻所述沟道层与所述第二牺牲层、以及所述基底、与所述基底相邻的所述沟道层和第二牺牲层围成第三凹槽；在所述第三凹槽中形成内壁侧墙层；形成所述内壁侧墙层之后，在所述第一凹槽中形成源漏掺杂层，且所述第二牺牲层与所述源漏掺杂层之间具有刻蚀选择比。
3、可选的，在所述第二凹槽中形成第二牺牲层的步骤包括：在所述栅极结构的顶部和侧壁、所述第一凹槽的底部和侧壁、以及所述第二凹槽中形成第二牺牲材料层；去除所述栅极结构顶部和侧壁的第二牺牲材料层、以及所述第一凹槽底部和侧壁的第二牺牲材料层，剩余的位于所述第二凹槽中的第二牺牲材料层作为初始牺牲层；沿平行于所述基底且与所述栅极结构的延伸方向相垂直的方向上，横向刻蚀所述第一凹槽露出的部分所述初始牺牲层，剩余的位于所述第二凹槽中的初始牺牲层用于作为第二牺牲层。
4、可选的，形成所述第二牺牲材料层的工艺包括原子层沉积工艺。
5、可选的，横向刻蚀所述第一凹槽露出的部分所述初始牺牲层的工艺包括各向同性的干法刻蚀工艺。
6、可选的，所述第二牺牲层的材料包括氮化硅。
7、可选的，在形成所述第一凹槽之后，在横向刻蚀所述第一凹槽侧壁露出的所述第一牺牲层之前，还包括：去除所述第一侧墙层，露出所述栅极结构的侧壁；在形成所述内壁侧墙层的过程中，形成所述内壁侧墙层的材料还形成在所述栅极结构的侧壁，且将所述栅极结构侧壁用于形成所述内壁侧墙层的材料作为第二侧墙层。
8、可选的，去除所述第一侧墙层的工艺包括湿法刻蚀工艺。
9、可选的，形成所述内壁侧墙层的步骤包括：在所述栅极结构的顶部和侧壁、所述第一凹槽的底部和侧壁、以及所述第三凹槽中形成内壁侧墙材料层；去除所述栅极结构顶部的内壁侧墙材料层、以及所述第一凹槽底部和侧壁的内壁侧墙材料层，剩余的位于所述栅极结构侧壁的内壁侧墙材料层用于作为第二侧墙层，剩余的位于所述第三凹槽中的内壁侧墙材料层用于作为内壁侧墙层。
10、可选的，形成所述内壁侧墙材料层的工艺包括原子层沉积工艺。
11、可选的，去除所述栅极结构顶部的内壁侧墙材料层、以及所述第一凹槽底部和侧壁的内壁侧墙材料层的工艺包括各向异性的干法刻蚀工艺。
12、可选的，所述内壁侧墙层的材料包括掺碳的氮化硅和掺碳的氧化硅中的一种或两种。
13、可选的，形成所述第二凹槽的工艺包括湿法刻蚀工艺。
14、可选的，采用外延工艺在所述第一凹槽中形成源漏掺杂层。
15、可选的，形成所述源漏掺杂层之后，所述半导体结构的形成方法还包括：在所述源漏掺杂层的顶部形成层间介质层，所述层间介质层覆盖所述栅极结构的侧壁；去除所述栅极结构，在所述层间介质层中形成栅极开口；去除所述栅极开口露出的所述第二牺牲层，在所述沟道层下方形成与所述栅极开口相连通的通槽；在所述栅极开口和通槽中形成器件栅极结构，所述器件栅极结构包围所述沟道层。
16、可选的，去除所述栅极开口露出的所述第二牺牲层的过程中，所述第二牺牲层与所述内壁侧墙层之间的刻蚀选择比大于35：1。
17、可选的，所述器件栅极结构包括保形覆盖所述沟道层部分顶部、部分侧壁和部分底部的栅介质层、以及覆盖所述栅介质层的栅电极层；所述栅介质层的材料包括hfo2、zro2、hfsio、hfsion、hftao、hftio、hfzro、al2o3、sio2和la2o3中的一种或多种；所述栅电极层的材料包括tin、tan、ta、ti、tial、w、al、tisin和tialc中的一种或多种。
18、与现有技术相比，本发明实施例的技术方案具有以下优点：
19、本发明实施例提供一种半导体结构的形成方法，沿平行于所述基底且与所述栅极结构的延伸方向相垂直的方向上，横向刻蚀所述第一凹槽侧壁露出的所述第一牺牲层，在相邻所述沟道层相正对的空间区域、以及所述沟道层与所述基底相正对的空间区域内形成第二凹槽，在所述第二凹槽中形成第二牺牲层，所述第二牺牲层的侧壁相对于所述沟道层的侧壁向内缩进，且相邻所述沟道层与所述第二牺牲层、以及所述基底、与所述基底相邻的所述沟道层和第二牺牲层围成第三凹槽，在所述凹槽中形成内壁侧墙层，在所述第一凹槽中形成源漏掺杂层，且所述第二牺牲层与所述源漏掺杂层之间具有刻蚀选择比，相较于现有第一牺牲层与源漏掺杂层之间没有刻蚀选择比的方案，本发明实施例通过在第二凹槽中形成第二牺牲层，且第二牺牲层与源漏掺杂层之间具有刻蚀选择比，在后续去除第二牺牲层的过程中，降低了去除第二牺牲层的刻蚀工艺对源漏掺杂层造成损伤的概率，从而提高了半导体结构的性能。
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第二凹槽中形成第二牺牲层的步骤包括：在所述栅极结构的顶部和侧壁、所述第一凹槽的底部和侧壁、以及所述第二凹槽中形成第二牺牲材料层；去除所述栅极结构顶部和侧壁的第二牺牲材料层、以及所述第一凹槽底部和侧壁的第二牺牲材料层，剩余的位于所述第二凹槽中的第二牺牲材料层作为初始牺牲层；沿平行于所述基底且与所述栅极结构的延伸方向相垂直的方向上，横向刻蚀所述第一凹槽露出的部分所述初始牺牲层，剩余的位于所述第二凹槽中的初始牺牲层用于作为第二牺牲层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第二牺牲材料层的工艺包括原子层沉积工艺。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，横向刻蚀所述第一凹槽露出的部分所述初始牺牲层的工艺包括湿法刻蚀工艺。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二牺牲层的材料包括氮化硅。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述第一凹槽之后，在横向刻蚀所述第一凹槽侧壁露出的所述第一牺牲层之前，还包括：去除所述第一侧墙层，露出所述栅极结构的侧壁；
7.如权利要求6所述的半导体结构的形成方法，其特征在于，去除所述第一侧墙层的工艺包括湿法刻蚀工艺。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述内壁侧墙层的步骤包括：在所述栅极结构的顶部和侧壁、所述第一凹槽的底部和侧壁、以及所述第三凹槽中形成内壁侧墙材料层；去除所述栅极结构顶部的内壁侧墙材料层、以及所述第一凹槽底部和侧壁的内壁侧墙材料层，剩余的位于所述栅极结构侧壁的内壁侧墙材料层用于作为第二侧墙层，剩余的位于所述第三凹槽中的内壁侧墙材料层用于作为内壁侧墙层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述内壁侧墙材料层的工艺包括原子层沉积工艺。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，去除所述栅极结构顶部的内壁侧墙材料层、以及所述第一凹槽底部和侧壁的内壁侧墙材料层的工艺包括各向异性的干法刻蚀工艺。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述内壁侧墙层的材料包括掺碳的氮化硅和掺碳的氧化硅中的一种或两种。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二凹槽的工艺包括湿法刻蚀工艺。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，采用外延工艺在所述第一凹槽中形成源漏掺杂层。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述源漏掺杂层之后，所述半导体结构的形成方法还包括：在所述源漏掺杂层的顶部形成层间介质层，所述层间介质层覆盖所述栅极结构的侧壁；
15.如权利要求14所述的半导体结构的形成方法，其特征在于，去除所述栅极开口露出的所述第二牺牲层的过程中，所述第二牺牲层与所述内壁侧墙层之间的刻蚀选择比大于35：1。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，所述器件栅极结构包括保形覆盖所述沟道层部分顶部、部分侧壁和部分底部的栅介质层、以及覆盖所述栅介质层的栅电极层；
