本申请大体上涉及半导体技术，且具体地，涉及半导体装置及其制造方法。
背景技术：
1、由于消费者想要其电子设备体积更小、速度更快、性能更高，并将越来越多的功能封装到单个装置中，半导体行业一直面临着复杂集成的挑战。一种解决方案是系统级封装(sip)。sip是在单个封装中包括两个或更多个异质半导体裸片的功能电子系统或子系统，所述异质半导体裸片包括逻辑芯片、存储器、集成无源器件、射频(rf)滤波器、传感器、散热器或天线。为了提高生产能力，可在条带级(strip level)执行sip的一些制造工艺。即，对基底条带(substrate strip)中的多个基底单元并行地执行sip的制造工艺。然而，现有的条带级制造方法较复杂，导致成本过高。
2、因此，需要对sip的条带级制造方法的进一步改进。
技术实现思路
1、本申请的目的是提供一种用于以简化工艺制造半导体装置的方法。
2、根据本申请的实施例的一方面，一种用于制造半导体装置的方法。所述方法可以包括：提供封装件，所述封装件包括：基底，所述基底具有正基底表面和与所述正基底表面相对的背基底表面，其中所述基底包括将所述基底分离成多个基底单元的多个分割区域；多个第一电子元件，所述多个第一电子元件分别安装在所述正基底表面上和所述多个基底单元内；以及密封剂，所述密封剂形成于所述正基底表面上且密封所述多个第一电子元件；分别在所述多个分割区域处形成多个沟槽，其中所述多个沟槽中的每一者具有延伸通过所述密封剂的第一部分、以及延伸通过所述密封剂和所述基底的第二部分；以及形成电磁干扰(emi)屏蔽件以覆盖所述密封剂和由所述多个沟槽的第二部分暴露的所述多个基底单元的侧表面。
3、根据本申请的实施例的另一方面，提供一种半导体装置。所述半导体装置可以包括：基底，所述基底具有正基底表面和与所述正基底表面相对的背基底表面；第一电子元件，所述第一电子元件安装在所述正基底表面上；密封剂，所述密封剂形成于所述正基底表面上且密封所述第一电子元件；以及电磁干扰(emi)屏蔽件，所述电磁干扰屏蔽件具有覆盖所述密封剂的顶部表面的顶部部分、覆盖所述密封剂的第一侧表面和所述基底的第一侧表面的第一侧向部分，以及覆盖所述密封剂的第二侧表面的第二侧向部分。
4、应理解，以上一般描述和以下详细描述两者仅是示例性和解释性的并且并不限制本发明。此外，并入在本说明书中且构成本说明书的一部分的附图示出了本发明的实施例，且与描述内容一起用以阐释本发明的原理。
1.一种用于制造半导体装置的方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，在所述多个分割区域处形成所述多个沟槽包括：
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
4.根据权利要求3所述的方法，其特征在于，所述多个第二电子元件包括用于提供所述半导体装置与外部装置之间的互连的夹或连接器。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
6.根据权利要求1所述的方法，其特征在于，所述多个分割区域中的每一者形成包围相应基底单元的封闭轨道。
7.根据权利要求1所述的方法，其特征在于，所述多个基底单元布置成行或阵列。
8.根据权利要求1所述的方法，其特征在于，所述多个基底单元中的每一者包括被相应沟槽的第二部分暴露的接地元件，且所述emi屏蔽件电连接到所述接地元件。
9.一种半导体装置，其特征在于，所述半导体装置包括：
10.根据权利要求9所述的半导体装置，其特征在于，所述半导体装置还包括：
11.根据权利要求10所述的半导体装置，其特征在于，所述第二电子元件包括用于提供所述半导体装置与外部装置之间的互连的夹或连接器。
12.根据权利要求9所述的半导体装置，其特征在于，所述基底包括从所述基底的第一侧表面暴露的接地元件，且所述emi屏蔽件的所述第一侧向部分与所述接地元件电连接。
13.根据权利要求9所述的半导体装置，其特征在于，所述基底还包括从所述emi屏蔽件暴露的第二侧表面。
