本公开的实施例涉及电源，具体地，涉及增强输入电源纹波抑制能力的电路及低压差线性稳压器。
背景技术：
1、输入电源纹波抑制即抑制输入电源的噪声，在低压差线性稳压器中，通常用电源抑制比psr来衡量抑制能力的高低。电源抑制比定义为由输入电压变化引起的输出电压变化与输入电压变化的比值，即psr=dvout/dvin，通常用db作单位表示，即psrdb=20log(dvout/dvin)，该比值越小越好。psr越小，表示低压差线性稳压器对输入电源噪声的抑制能力越强，电源噪声抑制性能越高，输出电压波动越小。
2、如图1所示，为低压差线性稳压器ldo的一种电路示意图，包括误差放大器ea，功率管m以及反馈网络，其可以利用闭环负反馈技术，通过反馈网络采集输出电压vout上的信号，通过误差放大器ea处理，调节功率管m栅极电压，起到抑制输入电压vin纹波噪声和负载变化对输出电压vout的影响，稳定输出电压vout的作用。从图1可以看到，ldo电路可以通过反馈网络抑制输入电源vin的纹波，但是在实际的应用中，低压差线性稳压器ldo经常作为开关电源（例如buck、boost）电路的后级稳压器得到广泛应用，例如家用电器、移动通信设备等消费电子；服务器内存、电机驱动控制等工业电子；车载毫米波雷达，车载摄像头等汽车电子领域。因此，需要进一步的加强ldo的输入电压抑制能力，尤其是100khz~5mhz频率段内的电源噪声抑制能力是非常有意义的。
3、针对低压差线性稳压器输入电源的噪声的5个途径：1）输入电源噪声传递到参考电压vref，通过误差放大器及功率管影响输出电压；2）输入电源噪声通过误差放大器传递到功率管栅极，影响输出电压；3）输入电源噪声通过功率管的跨导，影响输出电压；4）输入电源噪声通过功率管的rout，影响输出电压；5）输入电源噪声通过功率管栅极与源极以及栅极与漏极之间的电容影响输出电压；现有技术中的增强输入纹波抑制能力的实现方式包括很多种，包括在参考电压与误差放大器的输入之间串接截止频率很低的低通滤波器；提高低压差线性稳压器的环路带宽，通过整体环路的作用增强线性稳压器的输入电源纹波抑制性能；使用nmos而不是pmos作为功率管；在功率管与输出电压之间添加一个共源共栅器件；额外添加一个前馈纹波注入电路，使pmos功率管源极和栅极电压差不随输入电压变化而变化，等。
4、其中，额外添加一个前馈纹波注入电路的方式应用更为广泛，并且其中的电流模式的前馈纹波注入技术由于结构简单比电压模式的前馈纹波注入技术更为常用。如图2所示，为现有的一种通过电流模式的前馈纹波注入增强ldo的输入电源抑制能力的示例性电路图，具体的工作原理为：通电阻rf、电容cf，以及运算放大器a1，使a点电压不随输入电源vin变化而变化。当输入电源vin变化时，m6的源极电压变化，栅极和漏极电压不变，使得输入电源vin的变化通过m6的跨导转换为电流，流过m1。再通过m1、m2、m3、m4构成的电流镜得到前馈电流注入到m7的源极，也就是c点，使c点电压的变化幅度等于输入电源vin的变化幅度，实现功率管m9的源极和栅极电压差不随输入电压vin变化而变化。发明人在应用图2中的电流模式的前馈纹波注入方式时，发现至少存在以下问题：1）vbias电压需要不随输入电源vin变化而变化，因此需要rf为大于100兆欧姆的大电阻，因此会占用很大的面积；2）m6与m7的匹配程度直接决定了该电路对电源纹波抑制能力的提升效果，m6与m7都是p型mos管，在实际半导体工艺制造中匹配效果不好，因此会影响电路在实际应用中的效果；3）电路只能使用m7、m8构成的普通pmos源随器去驱动后级的pmos功率管m9的栅极，限制了pmos功率管m9的尺寸，应用范围受限。
技术实现思路
1、本文中描述的实施例提供了一种增强输入电源纹波抑制能力的电路及低压差线性稳压器，为了解决上述现有电流模式的前馈纹波注入方式增强ldo的输入电源抑制能力的电路结构存在的至少一个问题。
2、根据本公开的第一方面，提供了一种增强输入电源纹波抑制能力的电路，所述输入电源为低压差线性稳压器中的输入电源，所述电路包括：电阻型缓冲器、纹波检测电路、超级源随器，其中，所述电阻型缓冲器，被配置为接收所述低压差线性稳压器的误差放大器的误差输出信号，并通过电压转电流电路、电流转电压电路将所述误差输出信号等幅度的传送到所述超级源随器的输入端；所述纹波检测电路，被配置为将所述输入电源的变化通过第一电阻转换为第一电流，并将所述第一电流通过电流镜得到前馈电流，以将所述前馈电流耦接所述电阻型缓冲器的输出端以及所述超级源随器的输入端，所述前馈电流为反映所述输入电源变化的电流；所述超级源随器，被配置为通过提高第一晶体管、第二晶体管的等效跨导降低所述超级源随器的输出端的阻抗，并将所述超级源随器的输出端耦接所述低压差线性稳压器中的功率管的控制极以驱动所述功率管。
3、可选的，所述电阻型缓冲器包括：所述电压转电流电路、第一电流镜、所述电流转电压电路，其中，所述电压转电流电路，被配置为通过第一运算放大器将所述误差输出信号等幅度的传送到第一节点，并通过第二电阻将第一节点的电压转换为第二电流；所述第一电流镜，被配置为将所述第二电流进行复制后传送到第二节点；所述电流转电压电路，被配置通过第三电阻将复制后的第二电流转换为电压从所述第二节点输出，所述第二节点为所述电阻型缓冲器的输出端。
4、可选的，所述纹波检测电路包括：采集模块、转换模块，其中，所述采集模块，被配置为将所述第一电阻的一端耦接所述输入电源，通过第二运算放大器将所述第一电阻的另一端的电压保持不变，并在所述输入电源变化时通过所述第一电阻将其变化转换为所述第一电流；所述转换模块，被配置为通过第二电流镜和第三电流镜将所述第一电流转换为所述前馈电流。
5、可选的，所述超级源随器包括：主体电路、偏置信号产生电路，其中，所述主体电路至少包括所述第一晶体管和所述第二晶体管，被配置为所述第一晶体管的控制极和第一极分别作为所述超级源随器的输入端和输出端，并通过所述第二晶体管的负反馈来降低所述超级源随器的输出端的阻抗；所述偏置信号产生电路，被配置为向所述主体电路提供偏置电流。
6、可选的，所述电压转电流电路包括：所述第一运算放大器、第三晶体管、所述第二电阻，其中，所述第一运算放大器的正输入端耦接所述误差输出信号，所述第一运算放大器的负输入端分别耦接所述第三晶体管的第一极、所述第二电阻的一端，所述第一运算放大器的输出端耦接所述第三晶体管的控制极；所述第三晶体管的第二极耦接所述第一电流镜；所述第二电阻的另一端耦接接地端；所述第一电流镜包括：第四晶体管和第五晶体管，其中，所述第四晶体管的控制极分别耦接所述第四晶体管的第二极、所述电压转电流电路、所述第五晶体管的控制极，所述第四晶体管的第一极和所述第五晶体管的第一极都耦接所述输入电源，所述第五晶体管的第二极耦接所述电流转电压电路；所述电流转电压电路包括所述第三电阻，其中，所述第三电阻的一端作为所述电阻型缓冲器的输出端分别耦接所述第一电流镜、所述超级源随器的输入端、所述前馈电流，所述第三电阻的另一端耦接所述接地端。
7、可选的，所述电阻型缓冲器还包括：相位调节电路，被配置为根据第一电容和第二电容来调节所述电阻型缓冲器的输出端的相位与所述输入电源保持一致。
8、可选的，所述相位调节电路包括：所述第一电容、所述第二电容、第六晶体管、第七晶体管，其中，所述第一电容的一端耦接所述输入电源，所述第一电容的另一端耦接所述第六晶体管的第二极；所述第二电容的一端耦接接地端，所述第二电容的另一端耦接所述第七晶体管的第二极；所述第六晶体管的控制极耦接第一相位调节选择信号，所述第六晶体管的第一极分别耦接所述第五晶体管的控制极、所述第七晶体管的第一极，所述第一相位调节选择信号为选择所述第一电容接入所述第五晶体管的控制极的信号；所述第七晶体管的控制极耦接第二相位调节选择信号，所述第二相位调节选择信号为选择所述第二电容接入所述第五晶体管的控制极的信号。
9、可选的，所述采集模块包括：所述第一电阻、所述第二运算放大器、第四电阻、mos管等效电阻、第一电流源、第三电容、第八晶体管，其中，所述第一电阻的另一端分别耦接所述第二运算放大器的负输入端、第八晶体管的第一极；所述第二运算放大器的正输入端分别耦接所述mos管等效电阻的一端、所述第三电容的一端；所述mos管等效电阻的另一端分别耦接所述第四电阻的一端、所述第一电流源的一端；所述第三电容的另一端和所述第一电流源的另一端都耦接接地端；所述第四电阻的另一端耦接所述输入电源；所述第八晶体管的第二极耦接所述转换模块，所述第八晶体管的第二极输出所述第一电流；所述转换模块包括由第九晶体管和第十晶体管组成的所述第二电流镜、第十一晶体管和第十二晶体管组成的所述第三电流镜，其中，所述第九晶体管的控制极分别耦接所述第十晶体管的控制极、所述第九晶体管的第二极，所述第九晶体管的第一极和所述第十晶体管的第一极都耦接接地端，所述第十晶体管的第二极分别耦接所述第十一晶体管的控制极、所述第十一晶体管的第二极、所述第十二晶体管的控制极，所述第十一晶体管的第一极和所述第十二晶体管的第一极都耦接所述输入电源，所述第十二晶体管的第二极输出所述前馈电流。
10、可选的，所述主体电路包括：所述第一晶体管、所述第二晶体管、第十三晶体管、第十四晶体管，其中，所述第一晶体管的第一极还耦接所述第十三晶体管的第二极、所述第二晶体管的第二极，所述第一晶体管的第二极分别耦接所述第二晶体管的控制极、所述第十四晶体管的第二极，所述第二晶体管的第一极和所述第十四晶体管的第一极都耦接接地端，所述第十三晶体管的第一极耦接所述输入电源，所述第十三晶体管的控制极和所述第十四晶体管的控制极都耦接所述偏置信号产生电路；所述偏置信号产生电路包括第二电流源、第十五至十七晶体管，其中所述第二电流源的一端耦接所述输入电源，所述第二电流源的另一端分别耦接第十五晶体管的控制极、所述第十五晶体管的第二极、第十六晶体管的控制极、所述主体电路中第十四晶体管的控制极，所述第十五晶体管的第一极和所述第十六晶体管的第一极都耦接接地端，所述第十六晶体管的第二极分别耦接第十七晶体管的第二极、所述第十七晶体管的控制极、所述主体电路中第十三晶体管的控制极，所述第十七晶体管的第一极耦接所述输入电源。
11、可选的，所述mos管等效电阻包括第三电流源、第十八晶体管、第十九晶体管，其中所述第三电流源的一端耦接接地端，所述第三电流源的另一端分别耦接所述第十八晶体管的第二极、所述第十八晶体管的控制极、所述第十九晶体管的控制极，所述第十八晶体管的第一极耦接所述第十九晶体管的第二极，所述第十九晶体管的第一极作为所述mos管等效电阻的一端，所述第十八晶体管的第一极作为所述mos管等效电阻的另一端。
12、根据本公开的第二方面，提供了一种低压差线性稳压器，所述低压差线性稳压器包括上述第一方面中任一项所述的增强输入电源纹波抑制能力的电路。
13、本公开实施例的增强输入电源纹波抑制能力的电路及低压差线性稳压器中，在误差放大器与超级源随器之间加入了电阻型缓冲器，改变了电路的整体架构，这种改变使纹波检测电路输出的前馈电流耦接超级源随器的输入端而不是输出端，因此不需要纹波检测电路与超级源随器的等效跨导匹配，所以可以和超级源随器进行结合，从而能够使用大尺寸的功率管；另外，对纹波检测电路本身也进行了改进，使电源纹波抑制能力的提升效果由mos管的匹配决定改变为由电阻的匹配来决定，在集成电路中电阻的匹配程度远好于mos管的匹配长度，因此提高了在实际应用中的效果。
1.一种增强输入电源纹波抑制能力的电路，所述输入电源为低压差线性稳压器中的输入电源，其特征在于，所述电路包括：电阻型缓冲器、纹波检测电路、超级源随器，
2.根据权利要求1所述的增强输入电源纹波抑制能力的电路，其特征在于，所述电阻型缓冲器包括：所述电压转电流电路、第一电流镜、所述电流转电压电路，
3.根据权利要求1所述的增强输入电源纹波抑制能力的电路，其特征在于，所述纹波检测电路包括：采集模块、转换模块，
4.根据权利要求1所述的增强输入电源纹波抑制能力的电路，其特征在于，所述超级源随器包括：主体电路、偏置信号产生电路，
5.根据权利要求2所述的增强输入电源纹波抑制能力的电路，其特征在于，所述电压转电流电路包括：所述第一运算放大器、第三晶体管、所述第二电阻，其中，所述第一运算放大器的正输入端耦接所述误差输出信号，所述第一运算放大器的负输入端分别耦接所述第三晶体管的第一极、所述第二电阻的一端，所述第一运算放大器的输出端耦接所述第三晶体管的控制极；所述第三晶体管的第二极耦接所述第一电流镜；所述第二电阻的另一端耦接接地端；
6.根据权利要求5所述的增强输入电源纹波抑制能力的电路，其特征在于，所述电阻型缓冲器还包括：相位调节电路，被配置为根据第一电容和第二电容来调节所述电阻型缓冲器的输出端的相位与所述输入电源保持一致。
7.根据权利要求6所述的增强输入电源纹波抑制能力的电路，其特征在于，所述相位调节电路包括：所述第一电容、所述第二电容、第六晶体管、第七晶体管，
8.根据权利要求3所述的增强输入电源纹波抑制能力的电路，其特征在于，所述采集模块包括：所述第一电阻、所述第二运算放大器、第四电阻、mos管等效电阻、第一电流源、第三电容、第八晶体管，其中，所述第一电阻的另一端分别耦接所述第二运算放大器的负输入端、第八晶体管的第一极；所述第二运算放大器的正输入端分别耦接所述mos管等效电阻的一端、所述第三电容的一端；所述mos管等效电阻的另一端分别耦接所述第四电阻的一端、所述第一电流源的一端；所述第三电容的另一端和所述第一电流源的另一端都耦接接地端；所述第四电阻的另一端耦接所述输入电源；所述第八晶体管的第二极耦接所述转换模块，所述第八晶体管的第二极输出所述第一电流；
9.根据权利要求4所述的增强输入电源纹波抑制能力的电路，其特征在于，所述主体电路包括：所述第一晶体管、所述第二晶体管、第十三晶体管、第十四晶体管，其中，所述第一晶体管的第一极还耦接所述第十三晶体管的第二极、所述第二晶体管的第二极，所述第一晶体管的第二极分别耦接所述第二晶体管的控制极、所述第十四晶体管的第二极，所述第二晶体管的第一极和所述第十四晶体管的第一极都耦接接地端，所述第十三晶体管的第一极耦接所述输入电源，所述第十三晶体管的控制极和所述第十四晶体管的控制极都耦接所述偏置信号产生电路；
10.一种低压差线性稳压器，其特征在于，所述低压差线性稳压器包括上述权利要求1至9中任一项所述的增强输入电源纹波抑制能力的电路。
