本发明涉及半导体，尤其涉及一种半导体装置及工艺测试方法。
背景技术：
1、在半导体制造工艺过程中，可能会出现各种各样的工艺瑕疵，导致对应位置的晶粒失效，从而大大降低了晶粒良率。例如，位于晶圆边缘的晶粒在工艺过程中发生的异常要显著高于其他区域，有些情况下，甚至会在边缘的固定位置持续发生异常并导致该部位的晶粒良率接近于0。
2、相关技术中，虽然可以通过对晶粒进行测试来找出其中的失效晶粒，但却很难根据该测试结果来发现具体是哪道工艺出现异常，因此并不利于工艺的进一步改进。
技术实现思路
1、有鉴于此，本发明实施例提供一种半导体装置及工艺测试方法，能够便于发现半导体装置制造中发生异常的工艺步骤，从而便于有针对性地对相关的半导体工艺进行改进。
2、第一方面，本发明实施例提供一种半导体装置，包括：交替堆叠的至少一个导电层和至少一个介质层；每个所述导电层包括至少一个检测图形；每个所述检测图形包括彼此平行且间隔设置的两条导电线，其中每条所述导电线的两个端点分别通过金属引脚引出所述半导体装置。
3、在一种实施方式中，每个所述导电层还包括至少一个芯片图形；所述检测图形与所述芯片图形之间无电连接。
4、在一种实施方式中，每个所述芯片图形在所述导电层中具有一个对应的第一区域，每个所述芯片图形设置于对应的所述第一区域内，各所述第一区域在所述导电层上彼此间隔分布；每个所述检测图形设置于其中一个所述第一区域内，或者设置于各所述第一区域之外。
5、在一种实施方式中，预设数量的所述第一区域在所述导电层上呈阵列状排布，形成第一阵列；每个所述检测图形的设置位置包括以下任一种：设置于其中一个所述第一区域内；设置于相邻的至少两个所述第一区域之间；设置于所述第一阵列对应的矩形包络之外，且位于所述矩形包络的任一个目标位置附近，与该目标位置相对应，所述检测图形上的任一点与该目标位置之间的距离均处于预设范围之内；其中，所述矩形包络为所述第一阵列的外轮廓线勾勒出的矩形；所述目标位置包括所述矩形包络的任一顶点或任一条边；所述矩形包络的各所述目标位置所对应的所述检测图形与所述第一阵列一起形成一个第二阵列。
6、在一种实施方式中，所述矩形包络的每个所述目标位置附近均设置有一个或多个所述检测图形。
7、在一种实施方式中，每个所述导电层包括一个或多个所述第二阵列；同一个所述导电层中的各所述第二阵列相同；不同的所述导电层中的各所述第二阵列不同；任一所述导电层中的所述第二阵列，与制造该导电层所使用的掩膜版上的图形相对应。
8、在一种实施方式中，所述第一区域为矩形，每个所述第一区域的各顶点附近均对应地设置有一个或多个所述检测图形，所述检测图形上的任一点与对应的所述顶点之间的距离均处于预设范围之内。
9、在一种实施方式中，所述第一区域的四条直角边附近也分别对应地设置有一个或多个所述检测图形，所述检测图形上的任一点与对应的所述直角边之间的距离均处于所述预设范围之内。
10、在一种实施方式中，每条所述导电线的形状包括以下任一种：线段、由多条线段拼接成的折线。
11、在一种实施方式中，所述折线中，相邻两条线段之间的夹角为90度。
12、在一种实施方式中，所述导电层包括金属层和/或多晶硅层。
13、在一种实施方式中，所述导电线的宽度为预设工艺下的最小线宽，两条所述导电线之间的间距为所述预设工艺下的最小线间距。
14、第二方面，本发明的实施例提供一种工艺测试方法，应用于本发明的实施例提供的任一种半导体装置，所述方法包括：通过所述半导体装置中的至少一条所述导电线对应的金属引脚，获取预设电学参数的测量值；根据所述预设电学参数的测量值与理论值，确定所述半导体装置中的至少一个所述导电层或至少一个所述介质层对应的工艺是否存在异常。
15、在一种实施方式中，所述通过所述半导体装置中的至少一条所述导电线对应的金属引脚，获取预设电学参数的测量值包括以下至少一项：通过一条所述导电线的两个端点对应的两个金属引脚，获取该导电线的第一参数的测量值，所述第一参数包括：流过该导电线的电流和/或该导电线的电阻；通过一条所述导电线的一个端点对应的金属引脚，以及另一条所述导电线的一个端点对应的金属引脚，获取两条所述导电线之间的第二参数的测量值，所述第二参数包括以下至少一项：两条所述导电线之间的电流、两条所述导电线之间的电阻、两条所述导电线之间的电容。
16、在一种实施方式中，所述根据所述预设电学参数的测量值与理论值，确定所述半导体装置中的至少一个所述导电层或至少一个所述介质层对应的工艺是否存在异常包括以下至少一项：在所述第一参数的测量值与理论值之间的差异的绝对值大于或等于第一差异阈值的情况下，确定所述导电层存在导电线断裂；在所述第一参数的测量值与理论值之间的差异的绝对值小于所述第一差异阈值的情况下，确定所述导电层不存在导电线断裂；在两条所述导电线之间的电流和/或电阻的测量值与理论值之间的差异的绝对值大于或等于第二差异阈值，确定所述导电层存在导电线之间的短接；在两条所述导电线之间的电流和/或电阻的测量值与理论值之间的差异的绝对值小于所述第二差异阈值，确定所述导电层不存在导电线之间的短接；在两条所述导电线之间的电容的测量值与理论值之间的差异的绝对值大于或等于第三差异阈值，且所述导电层不存在导电线断裂及导电线之间的短接的情况下，确定覆盖在所述导电层上的所述介质层存在瑕疵；在两条所述导电线之间的电容的测量值与理论值之间的差异的绝对值小于所述第三差异阈值，且所述导电层不存在导电线断裂及导电线之间的短接的情况下，确定覆盖在所述导电层上的所述介质层无瑕疵。
17、本发明的实施例提供的半导体装置及工艺测试方法，半导体装置包括交替堆叠的至少一个导电层和至少一个介质层；每个导电层包括至少一个检测图形；每个检测图形包括彼此平行且间隔设置的两条导电线，其中每条导电线的两个端点分别通过金属引脚引出半导体装置。这样，就能借助检测图形中导电线的端点所对应的金属引脚，对检测图形的一种或多种电学参数进行测试，当这些电学参数的测量值与理论值不一致时，即可确定与检测图形相关的导电层或介质层发生了工艺异常，从而便于有针对性地对相关的半导体工艺进行改进。
1.一种半导体装置，其特征在于，包括：
2.根据权利要求1所述的半导体装置，其特征在于，每个所述导电层还包括至少一个芯片图形；所述检测图形与所述芯片图形之间无电连接。
3.根据权利要求2所述的半导体装置，其特征在于，每个所述芯片图形在所述导电层中具有一个对应的第一区域，每个所述芯片图形设置于对应的所述第一区域内，各所述第一区域在所述导电层上彼此间隔分布；
4.根据权利要求3所述的半导体装置，其特征在于，预设数量的所述第一区域在所述导电层上呈阵列状排布，形成第一阵列；每个所述检测图形的设置位置包括以下任一种：
5.根据权利要求4所述的半导体装置，其特征在于，所述矩形包络的每个所述目标位置附近均设置有一个或多个所述检测图形。
6.根据权利要求4所述的半导体装置，其特征在于，每个所述导电层包括一个或多个所述第二阵列；同一个所述导电层中的各所述第二阵列相同；不同的所述导电层中的各所述第二阵列不同；
7.根据权利要求3所述的半导体装置，其特征在于，所述第一区域为矩形，每个所述第一区域的各顶点附近均对应地设置有一个或多个所述检测图形，所述检测图形上的任一点与对应的所述顶点之间的距离均处于预设范围之内。
8.根据权利要求7所述的半导体装置，其特征在于，所述第一区域的四条直角边附近也分别对应地设置有一个或多个所述检测图形，所述检测图形上的任一点与对应的所述直角边之间的距离均处于所述预设范围之内。
9.根据权利要求1所述的半导体装置，其特征在于，每条所述导电线的形状包括以下任一种：线段、由多条线段拼接成的折线。
10.根据权利要求9所述的半导体装置，其特征在于，所述折线中，相邻两条线段之间的夹角为90度。
11.根据权利要求1至10中任一项所述的半导体装置，其特征在于，所述导电层包括金属层和/或多晶硅层。
12.根据权利要求1至10中任一项所述的半导体装置，其特征在于，所述导电线的宽度为预设工艺下的最小线宽，两条所述导电线之间的间距为所述预设工艺下的最小线间距。
13.一种工艺测试方法，其特征在于，应用于权利要求1至12中任一项所述的半导体装置，所述方法包括：
14.根据权利要求13所述的方法，其特征在于，所述通过所述半导体装置中的至少一条所述导电线对应的金属引脚，获取预设电学参数的测量值包括以下至少一项：
15.根据权利要求14所述的方法，其特征在于，所述根据所述预设电学参数的测量值与理论值，确定所述半导体装置中的至少一个所述导电层或至少一个所述介质层对应的工艺是否存在异常包括以下至少一项：
