本公开涉及集成电路领域，具体涉及一种复位信号的调整电路和系统级芯片。
背景技术：
1、复位电路在数字电路里占有非常重要的地位。复位电路可以生成复位信号，复位信号用来使电路恢复到起始状态。例如，在仿真过程中，复位信号可以使仿真电路进入初始化状态或者是某种已知的特定状态，进而，仿真电路可以基于该特定状态进行后续的仿真操作。又如，在集成电路设计中，复位信号可以使设计的硬件电路进入一个稳定且确定的状态，从而，避免因电路在上电后进入随机状态而导致的硬件死机。
2、异步复位，是指复位信号不随着时钟信号的边沿触发起作用。采用异步复位，能够保证数据路径上没有复位信号，使数据路径更好地收敛，同时，能够在没有时钟信号的情况下完成复位。然而，在异步复位电路中，由于复位信号的释放时间不定，难以保证满足恢复时间(recovery time)以及去除时间(removal time)，从而会出现亚稳态。
技术实现思路
1、有鉴于此，本公开实施例提供了一种复位信号的调整电路和系统级芯片，能够避免出现亚稳态，提高芯片中电路运行的稳定性。
2、本公开实施例的技术方案是这样实现的：
3、本公开实施例提供了一种复位信号的调整电路，包括：预处理电路，被配置为接收初始复位信号、初始加载标识信号和初始时钟信号，响应于所述初始时钟信号，对所述初始复位信号和所述初始加载标识信号进行同步，得到第一复位信号和第一加载标识信号；复位信号输出电路，耦接所述预处理电路，被配置为基于所述第一复位信号，调整释放沿，生成已调复位信号；时钟门控电路，耦接所述预处理电路，被配置为基于所述第一加载标识信号，对所述初始时钟信号进行门控，生成门控时钟信号；其中，所述已调复位信号的所述释放沿位于所述门控时钟信号的门控时期之内。
4、可选的，所述复位信号输出电路，还被配置为基于所述第一复位信号和所述第一加载标识信号，生成第二复位信号，以及，调整所述第二复位信号的所述释放沿，生成所述已调复位信号。
5、可选的，所述复位信号输出电路包括：第一延时模块，被配置为接收所述第一复位信号或所述第二复位信号，对所述释放沿进行延时，生成所述已调复位信号；其中，所述第一延时模块的延时量小于所述门控时钟信号的门控时期。
6、可选的，所述第一延时模块包括：级连的n级第一同步器；n大于或等于1；第1级所述第一同步器的数据输入端接收所述第一复位信号或所述第二复位信号；第n级所述第一同步器的同相输出端输出所述已调复位信号；每级所述第一同步器的时钟端接收所述初始时钟信号，每级所述第一同步器的复位端接收所述第一复位信号。
7、可选的，所述复位信号输出电路还包括：第一逻辑门，被配置为接收所述第一复位信号和所述第一加载标识信号，生成所述第二复位信号。
8、可选的，所述时钟门控电路包括：门控使能信号生成电路，被配置为基于所述第一加载标识信号，生成门控使能信号；门控时钟信号生成电路，耦接所述门控使能信号生成电路，被配置为基于所述门控使能信号，对所述初始时钟信号进行门控，生成所述门控时钟信号。
9、可选的，所述门控使能信号生成电路包括：第二延时模块，被配置为接收所述第一加载标识信号，对所述第一加载标识信号的变化沿进行延时，生成第二加载标识信号；其中，所述第二延时模块的延时量等于所述门控时钟信号的门控时期；反相器，所述反相器的输入端耦接所述第二延时模块的输出端；第二逻辑门，所述第二逻辑门的第一输入端耦接所述第二延时模块的输出端，所述第二逻辑门的第二输入端耦接所述反相器的输出端，所述第二逻辑门输出所述门控使能信号。
10、可选的，所述第二延时模块包括：级连的m级第二同步器；m大于n；第1级所述第二同步器的数据输入端接收所述第一加载标识信号；第m级所述第二同步器的同相输出端输出所述第二加载标识信号；每级所述第二同步器的时钟端接收所述初始时钟信号，每级所述第二同步器的复位端接收所述第一复位信号。
11、可选的，所述门控时钟信号生成电路包括：锁存器，所述锁存器的控制端接收所述门控使能信号，所述锁存器的时钟端接收所述初始时钟信号，所述锁存器的同相输出端输出所述门控时钟信号。
12、可选的，所述预处理电路包括：第三同步器，被配置为响应于所述初始时钟信号，对所述初始复位信号进行同步，得到所述第一复位信号；其中，所述第三同步器的时钟端接收所述初始时钟信号，所述第三同步器的复位端接收所述初始复位信号，所述第三同步器的数据输入端置为高电平，所述第三同步器的同相输出端输出所述第一复位信号；第四同步器，被配置为响应于所述初始时钟信号，对所述初始加载标识信号进行同步，得到所述第一加载标识信号；其中，所述第四同步器的时钟端接收所述初始时钟信号，所述第四同步器的数据输入端接收所述初始加载标识信号，所述第四同步器的复位端接收所述第一复位信号，所述第四同步器的同相输出端输出所述第一加载标识信号。
13、本公开实施例还提供了一种系统级芯片，包括：至少一个如上述方案中所述的复位信号的调整电路。
14、可选的，所述系统级芯片还包括：至少一个知识产权核；其中，每个所述复位信号的调整电路，耦接对应的一个所述知识产权核，为对应的一个所述知识产权核提供所述已调复位信号和所述门控时钟信号。
15、由此可见，本公开实施例中，可以通过调整复位信号的释放沿，并生成时序对应的门控时钟信号，使得已调复位信号的释放沿位于门控时钟信号的门控时期之内。这样，已调复位信号的释放沿能够满足恢复时间和去除时间，从而，能够避免出现亚稳态，提高了芯片中电路运行的稳定性。
1.一种复位信号的调整电路，其特征在于，包括：
2.根据权利要求1所述的复位信号的调整电路，其特征在于，
3.根据权利要求1或2所述的复位信号的调整电路，其特征在于，所述复位信号输出电路包括：
4.根据权利要求3所述的复位信号的调整电路，其特征在于，所述第一延时模块包括：级连的n级第一同步器；n大于或等于1；
5.根据权利要求2所述的复位信号的调整电路，其特征在于，所述复位信号输出电路还包括：
6.根据权利要求1或2所述的复位信号的调整电路，其特征在于，所述时钟门控电路包括：
7.根据权利要求6所述的复位信号的调整电路，其特征在于，所述门控使能信号生成电路包括：
8.根据权利要求7所述的复位信号的调整电路，其特征在于，所述第二延时模块包括：级连的m级第二同步器；m大于n；
9.根据权利要求6所述的复位信号的调整电路，其特征在于，所述门控时钟信号生成电路包括：
10.根据权利要求1或2所述的复位信号的调整电路，其特征在于，所述预处理电路包括：
11.一种系统级芯片，其特征在于，包括：至少一个如权利要求1至10任一项所述的复位信号的调整电路。
12.根据权利要求11所述的系统级芯片，其特征在于，所述系统级芯片还包括：至少一个知识产权核；
