本发明涉及阻变存储器，尤其是涉及一种用于阻变存储器的升压电路和阻变存储器。
背景技术：
1、相关技术中，阻变存储器(resistive random access memory，rram)进行写入操作(pgm)时需bl(bit line，位线)，位线通过大寄生电容的耦合效应来提供阻变存储器的电阻状态由高阻态hr向低阻态lr转态所需的瞬态电压，以加速阻变存储器电阻状态的转态过程，但是，较大的寄生电容会对rram的性能有很大影响，而且会降低rram的工作频率，以使得灵敏放大器读取速度变大，位线之间寄生电容的差异会导致灵敏放大器失配，从而导致灵敏放大器读取的数据出错。
技术实现思路
1、本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明的一个目的在于提出一种用于阻变存储器的升压电路，采用该电路在位线无需具备较大寄生电容的条件下即可获得瞬态电压，加速阻变存储器电阻的转态过程。
2、本发明的目的之二在于提出一种阻变存储器。
3、为了解决上述问题，本发明第一方面实施例提供一种用于阻变存储器的升压电路，所述阻变存储器包括位线和与所述位线连接的功率管，所述升压电路包括：控制逻辑单元，所述控制逻辑单元的输入端与状态机连接，用于接收所述状态机提供的数字控制信号；稳压单元，所述稳压单元的第一端连接供电电源，所述稳压单元的第二端与所述功率管连接；第一电容，所述第一电容的负极端与所述控制逻辑单元的输出端连接，所述第一电容的正极端与所述稳压单元的第二端、所述功率管连接，所述第一电容用于在所述数字控制信号为有效时向所述位线提供尖峰脉冲电压。
4、根据本发明实施例的阻变存储器，基于在切换位线电压的功率管上连接第一电容，从而在数字控制信号为有效时通过控制第一电容的充电来得到尖峰脉冲电压，并将尖峰脉冲电压提供给位线，以使得位线获得该瞬态的电压，由此，在写入操作模式下可有效加速高阻态hr向低阻态lr转态的过程，而且相较于通过位线具备较大寄生电容来获得瞬态电压的方式，本技术中在切换位线电压的功率管上设置第一电容来制造更大的瞬态电压的方式，也可以有效消除因大寄生电容对阻变存储器读取性能的影响，从而避免灵敏放大器失配，避免灵敏放大器读取数据出错的问题。
5、在一些实施例中，所述稳压单元包括：第一mos管，所述第一mos管的栅极与所述状态机连接以用于接收开关控制信号，所述第一mos管的源极与所述供电电源连接，所述第一mos管的漏极与所述功率管、所述第一电容的正极端连接。
6、在一些实施例中，所述数字控制信号包括时钟控制信号和使能控制信号，所述控制逻辑单元包括：与非门，所述与非门的第一输入端与所述状态机的时钟端口连接以用于接收所述状态机提供的时钟控制信号，所述与非门的第二输入端与所述状态机的使能控制端连接以用于接收所述使能控制信号；第一非门，所述第一非门的输入端与所述与非门的输出端连接，所述第一非门的输出端与所述第一电容的负极端连接。
7、在一些实施例中，所述升压电路还包括：泄放单元，所述泄放单元的第一端与所述第一mos管的漏极、所述功率管、所述第一电容的正极端连接，所述泄放单元的第二端与所述状态机连接以用于接收第一泄放控制信号，所述泄放单元的第三端接地。
8、在一些实施例中，所述泄放单元包括：第二mos管，所述第二mos管的栅极与所述第一mos管的漏极、所述功率管、所述第一电容的正极端、所述第二mos管的漏极连接；第三mos管，所述第三mos管的栅极与所述状态机连接，所述第三mos管的漏极与所述第二mos管的源极连接，所述第三mos管的源极接地。
9、在一些实施例中，所述稳压单元还包括：线性稳压子单元，所述线性稳压子单元的第一端与所述供电电源、所述第一mos管的源极连接，所述线性稳压子单元的第二端与所述状态机连接，所述线性稳压子单元的第三端与所述第一mos管的栅极连接；分压子单元，所述分压子单元的第一端与所述线性稳压子单元的第四端连接，所述分压子单元的第二端与所述线性稳压子单元的第五端连接。
10、在一些实施例中，所述线性稳压子单元，包括：放大器，所述放大器的同相输入端连接基准电源，所述放大器的反向输入端与所述分压子单元的第一端连接，所述放大器的输出端与所述第一mos管的栅极、所述分压子单元的第二端连接；第四mos管，所述第四mos管的栅极与所述放大器的输出端、所述第四mos管的漏极连接；第五mos管，所述第五mos管的源极与所述供电电源、所述第一mos管的源极连接，所述第五mos管的漏极与所述第四mos管的源极连接；第六mos管，所述第六mos管的栅极与所述状态机连接，所述第六mos管的漏极与所述分压子单元的第三端连接，所述第六mos管的源极接地；第二非门，所述第二非门的输入端与所述第六mos管的栅极、所述状态机连接，所述第二非门的输出端与所述第五mos管的栅极连接；电阻，所述电阻的第一端与所述放大器的输出端连接；第二电容，所述第二电容的正极端与所述电阻的第二端连接，所述第二电容的负极端接地。
11、本发明第二方面实施例提供一种阻变存储器，包括：位线；功率管，所述功率管的漏极用于接收写入操作模式下的工作电压，所述功率管的源极与所述位线连接以用于向所述位线提供写入操作模式下的瞬态电压；上述实施例所述的用于阻变存储器的升压电路，所述升压电路与所述功率管的栅极连接。
12、根据本发明实施例的阻变存储器，升压电路在数字控制信号为有效时产生尖峰脉冲电压并传递至功率管，功率管通过尖峰脉冲电压向位线提供写入操作模式下的瞬态电压，由此，相较于现有技术中通过位线具备较大寄生电容来获得瞬态电压，本技术中通过升压电路产生的尖峰脉冲电压以向位线提供更大的瞬态电压，从而加速阻变存储器电阻状态的转态过程，可以有效消除位线大寄生电容对阻变存储器读取性能的影响，从而避免灵敏放大器失配，进而避免灵敏放大器读取数据出错的问题，降低低阻态lr上限值，提高lot测试效率和写入操作效率。
13、在一些实施例中，所述阻变存储器还包括：传输门，所述传输门连接于所述升压电路与所述功率管的栅极之间，所述传输门用于通过自身导通或自身截止来控制所述尖峰脉冲电压是否传递给所述功率管。
14、在一些实施例中，所述传输门包括：第七mos管，所述第七mos管的漏极与所述升压电路连接，所述第七mos管的栅极与状态机连接以用于接收第一写入操作使能信号，所述第七mos管的源极与所述功率管的栅极连接；第八mos管，所述第八mos管的源极与所述第七mos管的漏极、所述升压电路连接，所述第八mos管的栅极与所述状态机连接以用于接收第二写入操作使能信号，所述第八mos管的漏极与所述第七mos管的源极、所述功率管的栅极连接。
15、在一些实施例中，所述阻变存储器还包括：第一电压切换电路，所述第一电压切换电路的第一输入端与状态机连接以用于接收读操作使能信号，所述第一电压切换电路的第二输入端用于接收读操作模式下的工作电压，所述第一电压切换电路的输出端与所述位线连接；第二电压切换电路，所述第二电压切换电路的第一输入端与状态机连接以用于接收擦除操作使能信号，所述第二电压切换电路的第二输入端用于接收擦除操作模式下的工作电压，所述第二电压切换电路的输出端与所述位线连接。
16、在一些实施例中，所述第一电压切换电路包括：第九mos管，所述第九mos管的栅极与状态机连接以用于接收读操作使能信号，所述第九mos管的漏极用于接收读操作模式下的工作电压，所述第九mos管的源极与所述位线连接。
17、在一些实施例中，所述第二电压切换电路包括：第十mos管，所述第十mos管的栅极与状态机连接以用于接收擦除操作使能信号，所述第十mos管的漏极用于接收擦除操作模式下的工作电压，所述第十mos管的源极与所述位线连接。
18、在一些实施例中，所述阻变存储器还包括：泄放电路，所述泄放电路的第一端与所述功率管的源极、所述第一电压切换电路的输出端、所述第二电压切换电路的输出端连接，所述泄放电路的第二端与所述状态机连接以用于接收第二泄放控制信号，所述泄放电路的第三端接地。
19、在一些实施例中，所述泄放电路包括：第十一mos管，所述第十一mos管的栅极与所述功率管的源极、所述第一电压切换电路的输出端、所述第二电压切换电路的输出端、所述第十一mos管的漏极连接；第十二mos管，所述第十二mos管的栅极与所述状态机连接，所述第十二mos管的漏极与所述第十一mos管的源极连接，所述第十二mos管的源极接地。
20、本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
1.一种用于阻变存储器的升压电路，其特征在于，所述阻变存储器包括位线和与所述位线连接的功率管，所述升压电路包括：
2.根据权利要求1所述的用于阻变存储器的升压电路，其特征在于，所述稳压单元包括：
3.根据权利要求1所述的用于阻变存储器的升压电路，其特征在于，所述数字控制信号包括时钟控制信号和使能控制信号，所述控制逻辑单元包括：
4.根据权利要求1所述的用于阻变存储器的升压电路，其特征在于，所述升压电路还包括：
5.根据权利要求4所述的用于阻变存储器的升压电路，其特征在于，所述泄放单元包括：
6.根据权利要求2-5任一项所述的用于阻变存储器的升压电路，其特征在于，所述稳压单元还包括：
7.根据权利要求6所述的用于阻变存储器的升压电路，其特征在于，所述线性稳压子单元，包括：
8.一种阻变存储器，其特征在于，包括：
9.根据权利要求8所述的阻变存储器，其特征在于，所述阻变存储器还包括：
10.根据权利要求9所述的阻变存储器，其特征在于，所述传输门包括：
11.根据权利要求8-10任一项所述的阻变存储器，其特征在于，所述阻变存储器还包括：
12.根据权利要求11所述的阻变存储器，其特征在于，所述第一电压切换电路包括：
13.根据权利要求11所述的阻变存储器，其特征在于，所述第二电压切换电路包括：
14.根据权利要求11所述的阻变存储器，其特征在于，所述阻变存储器还包括：
15.根据权利要求14所述的阻变存储器，其特征在于，所述泄放电路包括：
