本发明通常涉及存储器装置，并且特别地涉及基于浮置栅极的非易失性存储器(nvm)中的单个存储器单元架构。
背景技术：
1、诸如闪存、stt-mram、pram和rram的可重写嵌入式非易失性存储器(envm)允许系统完全关闭而不会丢失数据，从而实现零待机功率消耗并且支持诸如无线传感器的超低功耗系统和嵌入式微控制器。在许多soc应用中，嵌入式闪存(eflash)存储器已得到成功部署。然而，它们只能在具有专用eflash工艺的代工厂中找到。作为独立于代工厂的eflash解决方案，多种应用已提出并使用了逻辑兼容的嵌入式闪存存储器，该逻辑兼容的嵌入式闪存存储器除了标准核心和i/o晶体管之外，不使用特殊器件。逻辑闪存存储器的高度集成在技术上是可取的，因为它可以降低芯片生产成本并允许实现大参数的大型ai模型。
2、图1示出了envm单个存储器单元(100)的示例，该envm单个存储器单元(100)包括由字线组连接的mos晶体管的集合。字线通常由金属或金属硅化物/多晶硅化物(silicided/polycided polysilicon)形成。该单个存储器单元包括：耦合晶体管m1(110)、写入晶体管m2(120)、上选择晶体管s1(131)、读取晶体管m3(133)和下选择晶体管s2(135)。晶体管m1(110)和晶体管m2(120)共享浮置栅极fg节点(136)。m1晶体管(110)具有耦合至编程字线pwl(150)的漏极端子和源极端子，并且m1晶体管(110)具有与用于写入、擦除和读取的m2晶体管(120)的容量相比相对较大的容量。
3、浮置栅极节点(136)还连接至读取晶体管m3(133)的控制栅极。读取晶体管m3(133)将晶体管s1(131)和晶体管s2(135)以串联的方式连接。晶体管m3的漏极端子(132)以串联的方式耦合至晶体管s1的源极端子。晶体管s1具有连接至位线bl(190)的漏极端子和连接至读取字线rwl(140)的栅极端子。晶体管s2具有与晶体管m3的源极端子共享公共区域(134)的漏极端子。晶体管s2具有耦合至边缘字线ewl(170)的栅极端子和耦合至公共源极线csl(180)的源极端子。
4、在写入操作或编程操作之前，擦除存储在存储器单元(100)中的数据需要大的正电压来吸引在浮置栅极fg(136)中捕获的电子。通过将高电压施加至写入字线wwl(160)并将其他耦合线rwl(140)、编程字线pwl(150)、ewl(170)和公共源极线csl(180)接地，wwl(160)上的高电压hv吸引所捕获的电子并将所捕获的电子从浮置栅极fg(136)移除。
5、通过向pwl线(150)和wwl线(160)施加高电压，使得电子注入到晶体管m3(133)的浮置栅极(136)以改变其电导，来对单个存储器单元(100)进行编程。因此，浮置栅极(136)中捕获的电子的数目改变了导通晶体管m3(133)所需的控制栅极电压，从而生成晶体管m3的新阈值电压vth。这个特定的阈值电压表示存储器单元中存储的数据值，直到该特定的阈值电压通过重置改变为止。存储器单元读取涉及通过观察读取晶体管m3对施加在pwl(150)和wwl(160)上的低输入电压(vrd)的响应来对输出线bl(190)中的电流变化进行测量。
6、因此，需要一种基于浮置栅极的非易失性存储器单元，该非易失性存储器单元实现比现有技术更有效的空间布局，同时保持基于浮置栅极的非易失性存储器的静态特性。下面的说明书解释了本发明对上面提及的问题的解决方案。本说明书中描述的存储器单元结构需要实现与嵌入式闪存存储器的高密度逻辑兼容性。
技术实现思路
1、本发明是鉴于上面的困难和问题而作出的。本发明的主要目的是提供一种用于单个存储器单元的阵列的有效设计。基于浮置栅极的非易失性存储器单元可以根据以下说明书有效地布置在半导体基板上。本发明描述了半导体管芯上的每个非易失性存储器单元内的部件晶体管的各种配置，从而减小了总体管芯尺寸。
2、非易失性存储器单元结构被设计成能够实现高密度逻辑兼容的嵌入式闪存存储器。在一般方面中，非易失性存储器装置包括：基板，该基板包括多个n阱，所述n阱包括多个扩散区，所述扩散区由基板的一个或更多个非有源区彼此分隔开；以及第一单个单元，该第一单个单元包括：第一存储器单体，该第一存储器单体包括形成在基板上的第一n阱上的第一p-mos晶体管；第二存储器单体，该第二存储器单体包括作为第二n阱形成在基板上的第二p-mos晶体管，其中，第一p-mos晶体管和第二p-mos晶体管与第二单个单元至少部分地交叠，该第二单个单元横向地邻近于第一单个单元；第三存储器单体，该第三存储器单体包括三个n-mos晶体管，该三个n-mos晶体管形成在基板上，并且该三个n-mos晶体管以串联的方式连接，并且该三个n-mos晶体管平行于单个单元的长度而布置；以及一个或更多个连接线，该一个或更多个连接线将三个n-mos晶体管中的一个n-mos晶体管的栅极与第一p-mos晶体管的栅极和第二p-mos晶体管的栅极耦合，其中，串联的三个n-mos晶体管包括：第一n-mos晶体管、第二n-mos晶体管和第三n-mos晶体管，该第一n-mos晶体管与第二n-mos晶体管共享有源区，该第二n-mos晶体管与第三n-mos晶体管共享有源区。
3、在另外的方面中，使用金属层或多晶硅层用于连接线。
4、在另外的方面中，第一p-mos晶体管具有源极区和漏极区，所述第一p-mos晶体管的该源极区和漏极区连接至平行于第一单个单元的宽度的第一字线，而第二p-mos晶体管具有源极区和漏极区，所述第二p-mos晶体管的该源极区和漏极区连接至平行于第一单个单元的宽度的第二字线，并且第一字线和第二字线中的每者均是编程字线或写入字线。
5、在另外的方面中，第三存储器单体还包括：(1)第一金属线组，该第一金属线组平行于第一单个单元的长度而布置；以及(2)第二金属线组，该第二金属线组平行于第一单个单元的宽度而布置。
6、在另外的方面中，第一金属线组中的一条第一金属线连接至串联的三个晶体管的一个端部处的有源区，而所述第一金属线组中的另外的第一金属线连接至三个晶体管的相反端部处的有源区。
7、在另外的方面中，第二金属线组包括以规则间隔分隔开的三个平行的金属线，该金属线沿着第一单个单元的宽度延伸，使得三个n-mos晶体管的至少一部分定位在第二金属线组中的第一条第二金属线与第二条第二金属线之间，而第三单个单元具有三个n-mos晶体管，该三个n-mos晶体管定位在第二金属线组中的第二条第二金属线与第三条第二金属线之间的间隔中。
8、在另外的方面中，n-mos晶体管和p-mos晶体管中的每者均具有连接至多晶硅层的栅极区。
9、在另外的方面中，n-mos晶体管中的一个n-mos晶体管具有栅极区，所述一个n-mos晶体管的该栅极区具有多晶硅层，所述一个n-mos晶体管的该栅极区通过金属线或多晶硅层连接至第一p-mos晶体管的栅极区和第二p-mos晶体管的栅极区。
10、在另外的方面中，第一单个单元在第一存储器单体与第二存储器单体之间具有足够长的空间，以对下述进行容置：横向地邻近于所述第一单个单元的第二单个单元的存储器单体，或者其自己的单元的第三存储器单体。
11、在另外的方面中，第二单个单元包括三个存储器单体，该三个存储器单体包括与第一单个单元的所述第一p-mos晶体管和所述第二p-mos晶体管相同的第一p-mos晶体管和第二p-mos晶体管。
12、在另外的方面中，第二单个单元中的第一p-mos晶体管与第二p-mos晶体管之间的距离等于第一单个单元中的第一p-mos晶体管与第二p-mos晶体管之间的距离，从而使得：在第一单个单元中的第一pmos晶体管和第二pmos晶体管的邻近于第二单个单元的有源区与第二单个单元中的第一pmos晶体管和第二pmos晶体管的邻近于第一单个单元的有源区结合时，形成公共有源区。
13、在另外的方面中，第二单个单元包括第三存储器单体，第三存储器单体包括三个n-mos晶体管，该三个n-mos晶体管具有与第一单个单元的结构类似的结构。
14、在另外的方面中，第二单个单元中的第三存储器单体具有与第一单个单元的第三存储器单体的尺寸相同的尺寸。
15、在另外的方面中，第一单个单元的所述第三存储器单体与第三单个单元的第三存储器单体组合，其中，第三单个单元与第二单个单元至少部分地交叠，所述第三单个单元与第四单个单元至少部分地交叠，所述第四单个单元在与所述第二单个单元所位于的侧相反的侧上横向地邻近于第三单个单元。
16、在另外的方面中，第三单个单元包括三个存储器单体，所述第三单个单元的该三个存储器单体包括第一存储器单体、第二存储器单体和第三存储器单体，所述第三单个单元的该第一存储器单体和第二存储器单体与第一单个单元的第一存储器单体和第二存储器单体相同；所述第三单个单元的该第三存储器单体具有与在第一单个单元中的n-mos晶体管成镜像的布置。
17、在另外的方面中，第三单个单元还包括：(1)第一金属线组，所述第三单个单元的该第一金属线组平行于单个单元的长度而布置，所述第三单个单元的该第一金属线组具有与第一单个单元的第一金属线组相同的结构；以及(2)第二金属线组，所述第三单个单元的该第二金属线组平行于单个单元的宽度而布置，所述第三单个单元的该第二金属线组具有与第一单个单元的第二金属线组的间隔相同的间隔。
18、在另外的方面中，第三单个单元中的第一存储器单体与第二存储器单体之间的距离等于第一单个单元的第一存储器单体与第二存储器单体之间的距离。
19、在另外的方面中，第四单个单元包括第一存储器单体和第二存储器单体，所述第四单个单元的该第一存储器单体和第二存储器单体与第二单个单元中的第一存储器单体和第二存储器单体相同。
20、在另外的方面中，第三存储器单体包括：(1)第一金属线组，该第一金属线组平行于单个单元的长度而布置，该第一金属线组具有与第二单个单元的第一金属线组相同的结构；以及(2)第二金属线组，该第二金属线组平行于单个单元的宽度而布置，该第二金属线组具有与第二单个单元的第二金属线组的间隔相同的间隔。
21、在另外的方面中，第三存储器单体被配置有与第二单个单元中的n-mos晶体管成镜像的布置，其中，第二单个单元的第三存储器单体与第四单个单元的第三存储器单体组合。
1.一种非易失性存储器装置，所述非易失性存储器装置包括：
2.根据权利要求1所述的非易失性存储器装置，其中，使用金属层或多晶硅层用于所述连接线。
3.根据权利要求1所述的非易失性存储器装置，其中，在所述第一单个单元中，所述第一p-mos晶体管具有源极区和漏极区，所述第一p-mos晶体管的所述源极区和所述漏极区连接至平行于所述第一单个单元的宽度的第一字线，而所述第二p-mos晶体管具有源极区和漏极区，所述第二p-mos晶体管的所述源极区和所述漏极区连接至平行于所述第一单个单元的宽度的第二字线，并且所述第一字线和所述第二字线中的每一者均是编程字线或写入字线。
4.根据权利要求1所述的非易失性存储器装置，其中，所述第三存储器单体还包括：(1)第一金属线组，所述第一金属线组平行于所述第一单个单元的长度而布置；以及(2)第二金属线组，所述第二金属线组平行于所述第一单个单元的宽度而布置。
5.根据权利要求4所述的非易失性存储器装置，其中，所述第一金属线组中的一条第一金属线连接至串联的所述三个晶体管的一个端部处的有源区，而所述第一金属线组中的另外的第一金属线连接至所述三个晶体管的相反端部处的有源区。
6.根据权利要求4所述的非易失性存储器装置，其中，所述第二金属线组包括以规则间隔分隔开的三个平行的金属线，所述金属线沿着所述第一单个单元的宽度延伸，使得所述三个n-mos晶体管的至少一部分定位在所述第二金属线组中的第一条第二金属线与第二条第二金属线之间，而第三单个单元具有三个n-mos晶体管，所述三个n-mos晶体管定位在所述第二金属线组中的所述第二条第二金属线与第三条第二金属线之间的间隔中。
7.根据权利要求1所述的非易失性存储器装置，其中，所述n-mos晶体管和所述p-mos晶体管中的每一者均具有连接至多晶硅层的栅极区。
8.根据权利要求7所述的非易失性存储器装置，其中，所述n-mos晶体管中的一个n-mos晶体管具有栅极区，所述一个n-mos晶体管的所述栅极区具有多晶硅层，所述一个n-mos晶体管的所述栅极区通过金属线或多晶硅层连接至所述第一p-mos晶体管的栅极区和所述第二p-mos晶体管的栅极区。
9.根据权利要求1所述的非易失性存储器装置，其中，所述第一单个单元在所述第一存储器单体与所述第二存储器单体之间具有足够长的空间，以对下述进行容置：(1)横向地邻近于所述第一单个单元的所述第二单个单元的存储器单体，或者(2)所述第一单个单元的所述第三存储器单体。
10.根据权利要求9所述的非易失性存储器装置，其中，所述第二单个单元包括三个存储器单体，所述三个存储器单体包括与所述第一单个单元的所述第一p-mos晶体管和所述第二p-mos晶体管相同的第一p-mos晶体管和第二p-mos晶体管。
11.根据权利要求10所述的非易失性存储器装置，其中，所述第二单个单元中的所述第一p-mos晶体管与所述第二p-mos晶体管之间的距离等于所述第一单个单元中的所述第一p-mos晶体管与所述第二p-mos晶体管之间的距离，从而使得：在所述第一单个单元中的所述第一pmos晶体管和所述第二pmos晶体管的邻近于所述第二单个单元的有源区与所述第二单个单元中的第一pmos晶体管和第二pmos晶体管的邻近于所述第一单个单元的有源区结合时，形成公共有源区。
12.根据权利要求11所述的非易失性存储器装置，其中，所述第二单个单元包括第三存储器单体，所述第三存储器单体包括三个n-mos晶体管，所述三个n-mos晶体管具有与所述第一单个单元的结构类似的结构。
13.根据权利要求12所述的非易失性存储器装置，其中，所述第二单个单元中的所述第三存储器单体具有与所述第一单个单元的所述第三存储器单体的尺寸相同的尺寸。
14.根据权利要求1所述的非易失性存储器装置，其中，所述第一单个单元的所述第三存储器单体与第三单个单元的第三存储器单体组合，其中，所述第三单个单元与所述第二单个单元至少部分地交叠，所述第三单个单元与第四单个单元至少部分地交叠，所述第四单个单元在与所述第二单个单元所位于的侧相反的侧上横向地邻近于所述第三单个单元。
15.根据权利要求14所述的非易失性存储器装置，其中，所述第三单个单元包括三个存储器单体，所述第三单个单元的所述三个存储器单体包括第一存储器单体、第二存储器单体和第三存储器单体，所述第三单个单元的所述第一存储器单体和所述第二存储器单体与所述第一单个单元的所述第一存储器单体和所述第二存储器单体相同；所述第三单个单元的所述第三存储器单体具有与在所述第一单个单元中的所述n-mos晶体管成镜像的布置。
16.根据权利要求15所述的非易失性存储器装置，其中，所述第三单个单元还包括：(1)第一金属线组，所述第三单个单元的所述第一金属线组平行于单个单元的长度而布置，所述第三单个单元的所述第一金属线组具有与所述第一单个单元的所述第一金属线组相同的结构；以及(2)第二金属线组，所述第三单个单元的所述第二金属线组平行于所述单个单元的宽度而布置，所述第三单个单元的所述第二金属线组具有与所述第一单个单元的所述第二金属线组的间隔相同的间隔。
17.根据权利要求15所述的非易失性存储器装置，其中，所述第三单个单元中的所述第一存储器单体与所述第二存储器单体之间的距离等于所述第一单个单元的所述第一存储器单体与所述第二存储器单体之间的距离。
18.根据权利要求14所述的非易失性存储器装置，其中，所述第四单个单元包括第一存储器单体和第二存储器单体，所述第四单个单元的所述第一存储器单体和所述第二存储器单体与所述第二单个单元中的所述第一存储器单体和所述第二存储器单体相同。
19.根据权利要求18所述的非易失性存储器装置，其中，所述第三存储器单体包括：(1)第一金属线组，所述第一金属线组平行于所述单个单元的长度而布置，所述第一金属线组具有与所述第二单个单元的所述第一金属线组相同的结构；以及(2)第二金属线组，所述第二金属线组平行于所述单个单元的宽度而布置，所述第二金属线组具有与所述第二单个单元的所述第二金属线组的间隔相同的间隔。
20.根据权利要求18所述的非易失性存储器装置，其中，所述第三存储器单体被配置有与所述第二单个单元中的所述n-mos晶体管成镜像的布置，其中，所述第二单个单元的所述第三存储器单体与所述第四单个单元的第三存储器单体组合。
