本公开关于集成电路存储器及其操作方法的技术，集成电路存储器包括例如闪存等非易失性存储器。
背景技术：
1、闪存是一类非易失性集成电路存储器技术。典型的快闪存储单元由场效晶体管fet结构组成，场效晶体管fet结构具有通过通道分隔开的源极与漏极、以及通过电荷储存结构而与通道分隔开的栅极，电荷储存结构包括隧道介电层、电荷储存层(浮置栅或介电质)、以及阻挡介电层。根据被称为硅/氧化硅/氮化硅/氧化硅/复晶硅(silicon/siliconoxide/silicon nitride/silicon oxide/polysilicon，sonos)装置的早期常规电荷陷获存储器设计(conventional charge trapping memory design)，源极、漏极及通道形成于硅基底(s)中，隧道介电层由氧化硅(o)形成，电荷储存层由氮化硅(n)形成，阻挡介电层由氧化硅(o)形成，且栅极包含复晶硅(s)。已开发出更先进的闪存技术，所述更先进的闪存技术在介电电荷陷获单元中使用带隙设计隧穿介电质(bandgap engineered tunnelingdielectric)。
2、例如介电电荷陷获存储器、相变存储器、铁电存储器、磁-电存储器等高密度存储器技术已使用呈各种配置的三维(three-dimensional，3d)结构来实施，3d结构包括多个层的存储单元。
3、相较于其他存储器类型及结构，这些先进类型的存储器技术可具有有限的耐久性及操作速度。
4、期望提供对集成电路存储器(包括使用3d结构实施的存储器)的耐久性及操作速度进行改善的技术。
技术实现思路
1、本公开提供了一种可基于应用热退火操作而具有高耐久性的存储器，所述热退火操作对可能随时间劣化的存储单元进行「治愈(heal)」。
2、本公开面供了一种一种存储器，包括：存储单元阵列；电阻式元件，被设置成与存储单元阵列中的一群组的存储单元进行热连通；电容器；以及电路，经由电阻式元件而使电容器进行放电，以引发所述一群组的存储单元进行热退火。
3、在所述存储器的实施例中，存储器还包括：电荷泵；电路，使电荷泵能够对电容器进行预充电。电荷泵、电容器及存储单元阵列可设置于单个集成电路上。
4、所述一群组的存储单元可被布置成具有多个层阶的3d堆叠，且电阻式元件可「蜿蜒」穿过堆叠。
5、所述一群组的存储单元可被布置成具有多个层阶的3d堆叠，且电阻式元件可包括：底部导体板，位于3d堆叠中的所述一群组的单元下面；第一垂直导体，连接至底部导体板且设置于穿过堆叠的第一通孔中；以及第二垂直导体，连接至底部导体板且设置于穿过堆叠的第二通孔中。
6、存储器可包括：存储单元阵列中的多个群组的存储单元；以及多个电阻式元件，被设置成与所述多个群组的存储单元中的相应群组的存储单元进行热连通。所述技术可包括译码器，译码器用于将电容器连接至所述多个电阻式元件中的所选择电阻式元件。
7、在所述存储器的实施例中，电容器的放电电流提供电流尖峰，电流尖峰包括在短的间隔(例如以10微秒的量级)内用于热退火的足够的电流。另外，为了支持电流尖峰的产生，电容器具有相对高的电容。举例而言，电容器可具有大于10纳法的电容。在本文中公开的实施例中，电容器可具有30纳法或大于30纳法的电容。
8、存储器可设置于集成电路上或者设置于包括控制器的存储器电路中，控制器被配置成对阵列中的存储单元执行擦除操作。在本文中所述的实施例中，控制器可控制电路以使电容器能够进行放电，进而以与对所述一群组的存储单元进行擦除的擦除操作在时序上协调的方式引发所述一群组的存储单元进行热退火。另外，控制器可由擦除操作以其他方式触发，以达成热退火循环。
9、本公开提供了一种存储器，在存储器中，经受热退火的所述一群组的存储单元设置于存储单元阵列的加热器区块中，加热器区块包括一或多个段。每一段包括与相邻段中的字线层分隔开的多个字线层。另外，每一段包括穿过所述多个字线层设置的多个位线柱，进而形成垂直存储单元行。
10、存储器可包括多个群组的存储单元，所述多个群组的存储单元包括首先提及的所述一群组的存储单元，所述多个群组中的群组设置于存储单元阵列的相应的加热器区块中。可使用译码器来选择加热器区块以接收来自电容器的放电电流，以用于所述一群组的存储单元在所选择加热器区块中进行热退火。
11、如本文中所述，所述存储器技术应用于3d与型或非闪存。
12、在本文中公开的实施例中，其中存储器包括被布置成与相应的电阻式元件进行热连通的多个群组的存储单元，方法包括使用译码器来选择所述一群组的存储单元。
13、本技术的其他方面及优点可在下列附图、详细说明中看到。
1.一种存储器，包括：
2.根据权利要求1所述的存储器，还包括：
3.根据权利要求1所述的存储器，其中所述至少一群组的存储单元被布置成具有多个层阶的三维堆叠，且所述第一电阻式元件包括设置于穿过所述三维堆叠的通孔中的垂直导体。
4.根据权利要求1所述的存储器，其中所述至少一群组的存储单元被布置成具有多个层阶的三维堆叠，且所述第一电阻式元件包括：底部导体，位于所述三维堆叠中的所述一群组的存储单元下面；第一垂直导体，连接至所述底部导体且设置于穿过所述三维堆叠的第一通孔中；以及第二垂直导体，连接至所述底部导体且设置于穿过所述三维堆叠的第二通孔中。
5.根据权利要求1所述的存储器，其中所述至少一群组的存储单元的群组数量为多个；
6.根据权利要求1所述的存储器，其中所述电容器具有大于10纳法的电容。
7.根据权利要求1所述的存储器，包括控制器，所述控制器被配置成对所述存储单元阵列中的存储单元执行擦除操作，且控制所述电路以使所述电容器能够进行放电，进而以与对所述至少一群组的存储单元进行擦除的擦除操作在时序上协调的方式在所述至少一群组的存储单元的所述电阻式元件中引发电流。
8.根据权利要求1所述的存储器，其中所述至少一群组的存储单元设置于所述存储单元阵列的特定区块中，所述特定区块包括一或多个段，所述一或多个段中的每一段包括多个字线层及穿过所述多个字线层设置的多个位线柱。
9.根据权利要求1所述的存储器，其中所述至少一群组的存储单元的数量为多个，所述多个群组中的各个群组设置于所述存储单元阵列的多个特定区块中的相应的特定区块中，所述相应的特定区块中的每一特定区块包括一或多个段，所述一或多个段中的每一段包括多个字线层及穿过所述多个字线层设置的多个位线柱。
10.根据权利要求9所述的存储器，其中所述多个特定区块以列的形式布置成具有与所述列正交的第一宽度，其中所述列之间的非有效结构具有较所述第一宽度的五倍大的第二宽度。
11.根据权利要求9所述的存储器，其中所述多个特定区块中的所述一或多个段中的段以列的形式布置成具有与所述列正交的第一宽度，其中所述列之间的非有效结构具有较所述第一宽度的十倍大的第二宽度。
12.根据权利要求9所述的存储器，其中所述存储单元阵列包括被配置用于区块擦除操作的多个擦除区块，且其中所述多个擦除区块中的特殊擦除区块包括所述多个特定区块中的多于一个特定区块。
13.根据权利要求9所述的存储器，包括多个第二电阻式元件，所述多个第二电阻式元件包括所述第一电阻式元件，且被设置成与所述多个群组的存储单元中的相应群组的存储单元进行热连通；且其中使所述电容器进行放电的所述电路包括译码器，所述译码器用于将所述电容器连接至所述多个电阻式元件中的所选择电阻式元件。
14.根据权利要求9所述的存储器，其中所述电容器包括由绝缘层分隔开的多个层的导体，其中所述多个层中被连接形成所述电容器的第一端子的层中的导体与所述多个层中被连接形成所述电容器的第二端子的层中的导体交错。
15.根据权利要求14所述的存储器，其中所述多个特定区块与所述电容器设置于单个集成电路芯片上。
16.根据权利要求1所述的存储器，其中所述至少一群组的存储单元与所述电容器设置于单个集成电路芯片上。
