本技术涉及集成电路领域，具体而言，涉及一种电源结构电路和电源结构电路的控制方法。
背景技术：
1、mram的信息存储在磁性材料器件mtj(magnetic tunnel junction，磁性隧道结)中，通过电流对存储单元进行读写操作。由于环境温度变化会对mtj存储单元产生影响，一般表现为：当温度较低时，由于mtj难以被翻转，从而导致mram在低温区数据正确写入变得困难；当温度较高时，mtj的tmr(tunnel magneto resistance rate)随温度上升而下降，读窗口减小，数据正确读出变得困难。
2、存储阵列写操作电压需求具有非线性负温度特性，因此，亟需一种能够精准地输出存储阵列所需要的写操作电压的电源结构电路。
3、在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
技术实现思路
1、本技术的主要目的在于提供一种电源结构电路和电源结构电路的控制方法，以解决现有技术中电源结构电路将电源电压转化为负载所需要的电压的精度较低的问题。
2、为了实现上述目的，根据本技术的一个方面，提供了一种电源结构电路，包括采样单元、译码电路、升压电路以及时序电路，其中，所述采样单元用于采集电源的电压和所述电源的工作温度，并分别产生对应的第一电压信号和第二电压信号，所述第一电压信号用于表征所述电源的电压大小，所述第二电压信号用于表征所述工作温度对应的温漂电压的大小；所述译码电路的输入端与所述采样单元的输出端电连接，所述译码电路用于将所述第一电压信号转换为第一电容信号，并将所述第二电压信号转换为第二电容信号；所述升压电路的第一输入端与所述译码电路的输出端电连接，所述升压电路包括多个泵电容和多个开关，所述升压电路用于根据所述第一电容信号和所述第二电容信号分别配置对应的所述泵电容的大小，所述升压电路还用于将经过所述泵电容升压后的目标输出电压输出至负载；所述时序电路的输出端与所述升压电路的第二输入端电连接，所述时序电路用于控制所述升压电路中的各所述开关的状态，以使得所述升压电路进行充电或放电，所述状态包括闭合或关断中之一。
3、可选地，所述采样单元包括带隙基准模块、第一电阻模块以及第一比较器模块，其中，所述带隙基准模块用于产生基准电压；所述第一电阻模块包括两个输入端，分别与所述带隙基准模块的两个输出端电连接，所述第一电阻模块包括多个串联的第一电阻，任意相邻的两个所述第一电阻之间构成一个第一分压点；所述第一比较器模块包括多个第一比较器，各所述第一比较器的第一输入端分别用于与所述电源电连接，各所述第一比较器的第二输入端分别与各所述第一分压点一一对应电连接，所述第一比较器模块的输出端用于输出第一电压信号。
4、可选地，所述采样单元还包括比例电流镜电路、第二电阻模块以及逻辑电路，其中，所述比例电流镜电路的输入端与所述带隙基准模块的一个输出端电连接，所述带隙基准模块用于向所述比例电流镜电路提供正温度系数电流；所述第二电阻模块的第一输入端与所述比例电流镜电路的输出端电连接，所述第二电阻模块的输出端用于输出所述温漂电压；所述逻辑电路的输入端用于与所述电源电连接，所述逻辑电路的输出端与所述第二电阻模块的第二输入端电连接。
5、可选地，所述比例电流镜电路包括第一电阻子模块、第一pmos管(p-type metal-oxide-semiconductor，正型金属氧化物半导体场效应晶体管)、第二pmos管以及多个并联的开关子模块，其中，所述第一pmos管的漏极与所述第二pmos管的源极电连接；所述第二pmos管的漏极和所述第一pmos管的栅极分别与所述第一电阻子模块的第二端电连接；所述第一电阻子模块的第一端分别与所述第二pmos管的栅极和所述带隙基准模块电连接；一个所述开关子模块包括依次串联的第三pmos管、第四pmos管以及一个开关器件，其中，所述第三pmos管的漏极与所述第四pmos管的源极电连接；各所述开关子模块的所述第三pmos管的栅极分别与所述第一pmos管的栅极电连接，各所述开关子模块的所述第三pmos管的源极分别与所述第一pmos管的源极电连接；各所述开关子模块的所述第四pmos管的栅极分别与所述第二pmos管的栅极电连接，各所述开关子模块的所述第四pmos管的漏极分别通过对应的所述开关器件与所述第二电阻模块电连接。
6、可选地，所述开关子模块有五个，五个所述开关子模块对应的输出电流比例为1:2:4:8:16。
7、可选地，所述第二电阻模块包括第二电阻子模块、第三电阻子模块以及多个串联的变阻子模块，其中，所述第二电阻子模块的第一端与所述比例电流镜电路的输出端电连接；所述第三电阻子模块的第一端与所述第二电阻子模块的第二端电连接；一个所述变阻子模块包括并联的第二电阻和nmos管(n-type metal-oxide-semiconductor，负型金属氧化物半导体场效应晶体管)，各所述变阻子模块的所述nmos管的栅极分别与所述逻辑电路的输出端电连接。
8、可选地，所述采样单元还包括第三电阻模块和第二比较器模块，其中，所述第三电阻模块包括多个串联的第三电阻，任意相邻的两个所述第三电阻之间构成一个第二分压点；所述第二比较器模块包括多个第二比较器，各所述第二比较器的第一输入端与所述第二电阻模块的输出端电连接，各所述第二比较器的第二输入端与各所述第二分压点一一对应电连接，所述第二比较器模块的输出端用于输出第二电压信号。
9、可选地，所述升压电路包括第一开关、第二开关、第三开关、第四开关、泵电容模块以及负载电容模块，其中，所述第一开关的第一端用于与所述电源电连接；所述第二开关的第一端接地，所述第二开关的第二端与所述第一开关的第二端电连接；所述第三开关的第一端接地；所述第四开关的第一端用于与所述电源电连接；所述泵电容模块的输入端与所述第一开关的第二端电连接，所述泵电容模块的第一输出端与所述第三开关的第二端电连接，所示泵电容模块的第二输出端与所述第四开关的第二端电连接，所述泵电容模块包括并联的工艺修正电容、电压采样电容以及温度采样电容；所述负载电容模块的第一端与所述泵电容模块的第三输出端电连接，所述负载电容模块的第二端接地。
10、可选地，所述第一开关和所述第四开关的器件类型相同，所述第二开关和所述第三开关的器件类型相同，所述器件类型为pmos和nmos中之一。
11、可选地，所述时序电路包括延迟模块和逻辑门模块，其中，所述延迟模块的输入端用于输入时钟信号；所述逻辑门模块包括非门、或门以及与门，所述非门的输入端与所述延迟模块的输入端电连接，所述或门的第一输入端与所述延迟模块的输出端电连接，所述或门的第二输入端与所述非门的输出端电连接，所述与门的第一输入端与所述或门的输出端电连接，所述与门的第二输入端与所述或门的第二输入端电连接，所述或门的输出端与所述与门的输出端用于输出开关控制信号，所述开关控制信号用于控制所述升压电路中的所述开关的状态。
12、根据本技术的另一方面，提供了一种电源结构电路的控制方法，应用于任一种所述的电源结构电路，所述方法包括：在接收到启动信号的情况下，控制采样单元采集电源的电压和所述电源的工作温度，产生对应的第一电压信号和第二电压信号，并将所述第一电压信号和所述第二电压信号发送至译码电路，所述第一电压信号用于表征所述电源的电压大小，所述第二电压信号用于表征所述工作温度对应的温漂电压的大小；控制所述译码电路将所述第一电压信号转换为第一电容信号，并将所述第二电压信号转换为第二电容信号，并将所述第一电容信号和所述第二电容信号发送至升压电路；控制所述升压电路根据所述第一电容信号和所述第二电容信号配置对应的泵电容的大小，并根据所述第一电容信号和所述第二电容信号确定目标输出电压；在接收到升压信号的情况下，通过时序电路来控制各所述升压电路中的各开关的状态，以使得所述升压电路进行充电，并输出所述目标输出电压；在接收到睡眠信号的情况下，通过时序电路来控制各所述升压电路中的开关的状态，以使得所述升压电路进行放电。
13、应用本技术的技术方案，所述电源结构电路，包括采样单元、译码电路、升压电路以及时序电路，其中，所述采样单元用于采集电源的电压和所述电源的工作温度，并分别产生对应的第一电压信号和第二电压信号，所述第一电压信号用于表征所述电源的电压大小，所述第二电压信号用于表征所述工作温度对应的温漂电压的大小；所述译码电路的输入端与所述采样单元的输出端电连接，所述译码电路用于将所述第一电压信号转换为第一电容信号，并将所述第二电压信号转换为第二电容信号；所述升压电路的第一输入端与所述译码电路的输出端电连接，所述升压电路包括多个泵电容和多个开关，所述升压电路用于根据所述第一电容信号和所述第二电容信号分别配置对应的所述泵电容的大小，所述升压电路还用于将经过所述泵电容升压后的目标输出电压输出至负载；所述时序电路的输出端与所述升压电路的第二输入端电连接，所述时序电路用于控制所述升压电路中的各所述开关的状态，以使得所述升压电路进行充电或放电，所述状态包括闭合或关断中之一。该电源结构电路通过采样单元对电源的电压和温度进行采样，产生第一电压信号和第二电压信号，并将第一电压信号和第二电压信号分别转换为第一电容信号和第二电容信号，使得升压单元可以根据第一电容信号和第二电容信号配置对应的泵电容，而升压单元的目标输出电压是根据泵电容计算得出，第二电容信号对应的泵电容也就是温度对电压影响的补偿，因此根据第一电容信号和第二电容信号配置的升压电路将电源电压转化为目标输出电压的精度高，进而解决了现有技术中电源结构电路将电源电压转化为负载所需要的电压的精度较低的问题。
1.一种电源结构电路，其特征在于，包括：
2.根据权利要求1所述的电源结构电路，其特征在于，所述采样单元包括：
3.根据权利要求2所述的电源结构电路，其特征在于，所述采样单元还包括：
4.根据权利要求3所述的电源结构电路，其特征在于，所述比例电流镜电路包括第一电阻子模块、第一pmos管、第二pmos管以及多个并联的开关子模块，其中，所述第一pmos管的漏极与所述第二pmos管的源极电连接；所述第二pmos管的漏极和所述第一pmos管的栅极分别与所述第一电阻子模块的第二端电连接；所述第一电阻子模块的第一端分别与所述第二pmos管的栅极和所述带隙基准模块电连接；一个所述开关子模块包括依次串联的第三pmos管、第四pmos管以及一个开关器件，其中，所述第三pmos管的漏极与所述第四pmos管的源极电连接；各所述开关子模块的所述第三pmos管的栅极分别与所述第一pmos管的栅极电连接，各所述开关子模块的所述第三pmos管的源极分别与所述第一pmos管的源极电连接；各所述开关子模块的所述第四pmos管的栅极分别与所述第二pmos管的栅极电连接，各所述开关子模块的所述第四pmos管的漏极分别通过对应的所述开关器件与所述第二电阻模块电连接。
5.根据权利要求4所述的电源结构电路，其特征在于，所述开关子模块有五个，五个所述开关子模块对应的输出电流比例为1:2:4:8:16。
6.根据权利要求3所述的电源结构电路，其特征在于，所述第二电阻模块包括第二电阻子模块、第三电阻子模块以及多个串联的变阻子模块，其中，所述第二电阻子模块的第一端与所述比例电流镜电路的输出端电连接；所述第三电阻子模块的第一端与所述第二电阻子模块的第二端电连接；一个所述变阻子模块包括并联的第二电阻和nmos管，各所述变阻子模块的所述nmos管的栅极分别与所述逻辑电路的输出端电连接。
7.根据权利要求3所述的电源结构电路，其特征在于，所述采样单元还包括：
8.根据权利要求1所述的电源结构电路，其特征在于，所述升压电路包括：
9.根据权利要求8所述的电源结构电路，其特征在于，所述第一开关和所述第四开关的器件类型相同，所述第二开关和所述第三开关的器件类型相同，所述器件类型为pmos和nmos中之一。
10.根据权利要求1所述的电源结构电路，其特征在于，所述时序电路包括：
11.一种电源结构电路的控制方法，其特征在于，应用于权利要求1至10中任一项所述的电源结构电路，所述方法包括：
