本公开实施例涉及半导体，尤其涉及一种半导体结构及其制作方法以及存储器系统。
背景技术：
1、半导体结构中的晶体管在集成电路中被广泛用于开关器件或者驱动装置。例如，动态随机存储器(dynamic random access memory，dram)的存储单元可包括晶体管和电容结构(存储电容)，通过晶体管控制电容结构的数据写入或者读取。
2、可以通过缩小晶体管和电容结构的尺寸来增加存储单元的集成度，从而获得动态随机存储器存储容量的提升。然而，随着晶体管和电容结构尺寸的不断缩小，制作工艺难度也随之加大。如何提高动态随机存储器的制作良率成为亟待解决的问题。
技术实现思路
1、根据本公开实施例的第一方面，提供一种半导体结构，包括：
2、晶体管；
3、接触部，位于所述晶体管上，且与所述晶体管的第一有源区耦接；
4、电容结构，位于所述接触部之上；所述电容结构靠近所述接触部的一端的侧壁的延伸方向与所述接触部的侧壁的延伸方向重叠；其中，所述电容结构中的一个电极与所述接触部耦接。
5、在一些实施例中，所述电容结构的至少部分以及所述接触部被限制于同一开孔中。
6、在一些实施例中，所述接触部包括连接层和导电部，所述连接层位于所述第一有源区与所述导电部之间。
7、在一些实施例中，所述电容结构包括：第一子电容和第二子电容；
8、以及沿第一方向延伸的第一侧壁、沿第二方向延伸的第二侧壁，所述第一方向和所述第二方向交叉；其中，所述第二侧壁沿所述第一子电容和所述第二子电容的交界面延伸。
9、在一些实施例中，所述半导体结构还包括：
10、绝缘层，位于所述第一有源区之上；
11、所述电容结构贯穿所述绝缘层。
12、在一些实施例中，所述绝缘层包括第一绝缘子层和第二绝缘子层，所述第一绝缘子层位于所述第二绝缘子层和所述接触部之间；
13、所述第一子电容沿第三方向贯穿所述第一绝缘子层，且与所述接触部耦接；所述第二子电容沿所述第三方向贯穿所述第二绝缘子层；所述第二侧壁沿所述第一绝缘子层和所述第二绝缘子层的交界面延伸；其中，所述第三方向与所述第二方向垂直。
14、在一些实施例中，所述第二子电容的靠近所述晶体管的一端在所述第二方向上的尺寸小于所述第一子电容远离所述晶体管的一端在所述第二方向上的尺寸。
15、在一些实施例中，所述连接层的导电性大于所述第一有源区的导电性。
16、在一些实施例中，在第三方向上，所述导电部的厚度大于所述连接层的厚度。
17、在一些实施例中，在所述第三方向上，所述导电部的厚度大于或者等于所述连接层厚度的两倍。
18、在一些实施例中，所述接触部还包括缓冲层；其中，所述连接层位于所述缓冲层与所述导电部之间。
19、在一些实施例中，所述第一有源区的组成材料包括：单晶硅或者多晶硅；
20、所述连接层的组成材料包括：金属硅化物；
21、所述缓冲层的组成材料包括：单晶硅或者多晶硅。
22、在一些实施例中，所述电容结构包括：
23、依次设置的第一电极、介电层以及第二电极；其中，所述第一电极耦接所述接触部；
24、多个所述电容结构通过所述第二电极相互耦接。
25、在一些实施例中，所述晶体管包括：
26、半导体柱；所述第一有源区位于所述半导体柱靠近所述电容结构的一端；
27、栅介质层以及栅极；其中，所述栅介质层位于所述半导体柱和所述栅极之间。
28、在一些实施例中，所述半导体结构还包括：
29、停止层，位于所述绝缘层和所述接触部之间；所述电容结构还贯穿所述停止层。
30、根据本公开实施例的第二方面，提供一种存储器系统，包括：
31、存储器装置，包括一个或多个所述的半导体结构；以及存储器控制器，其与所述存储器装置耦接并控制所述存储器装置。
32、根据本公开实施例的第三方面，提供一种半导体结构的制作方法，包括：
33、在晶体管上方形成绝缘层；
34、形成贯穿所述绝缘层的第一开孔，所述第一开孔的底部显露所述晶体管的第一有源区；
35、在所述第一开孔的底部形成接触部，所述接触部与所述第一有源区耦接；
36、在所述第一开孔中形成至少部分电容结构，所述电容结构的一个电极与所述接触部耦接。
37、在一些实施例中，所述第一开孔包括第一子孔和第二子孔，形成所述第一开孔的方法包括：
38、形成贯穿第一绝缘子层的第一子孔，所述第一子孔的底部显露所述晶体管的第一有源区；
39、在所述的第一子孔的底部形成接触部，所述接触部与所述第一有源区耦接；
40、在包括所述接触部的第一子孔中形成牺牲部，所述牺牲部的顶表面与所述第一绝缘子层平齐；在所述第一绝缘子层以及所述牺牲部上形成第二绝缘子层；
41、形成沿所示第三方向贯穿所述第二绝缘子层的第二子孔；其中，所述第二子孔的底部显露所述牺牲部；
42、去除所述牺牲部，以使所述第二子孔显露所述第一子孔。
43、在一些实施例中，所述第一开孔的侧壁包括沿第一方向延伸的第三侧壁以及沿第二方向延伸的第四侧壁，所述第一方向和所述第二方向交叉，所述第二方向与所述第一开孔的贯穿方向垂直；其中，所述第四侧壁沿所述第一绝缘子层和所述第二绝缘子层的交界面延伸。
44、在一些实施例中，在所述第二方向上，所述第二子孔底部的尺寸小于所述第一子孔顶部的尺寸。
45、在一些实施例中，形成所述电容结构的方法包括：
46、在多个所述第一开孔的侧壁和底部上依次形成第一电极，介电层以及第二电极；其中，每个所述第一电极相互电隔离；所述第二电极连续覆盖多个所述第一开孔的侧壁和底部，多个所述电容结构通过所述第二电极耦接。
47、在一些实施例中，形成所述接触部的方法包括：
48、在所述第一开孔的底部形成缓冲材料层，在所述缓冲材料层上形成与其接触的金属材料层；对所述缓冲材料层以及所述金属材料层进行热处理，所述缓冲材料层的至少一部分与所述金属材料层共同形成连接层；
49、在所述连接层上形成导电部。
50、在一些实施例中，其特征在于，
51、所述第一有源区的组成材料包括：单晶硅或者多晶硅；
52、所述连接层的组成材料包括：金属硅化物；
53、所述缓冲材料层的组成材料包括：单晶硅或者多晶硅。
54、在一些实施例中，形成所述晶体管的方法包括：
55、蚀刻半导体层以形成半导体柱；
56、在所述半导体柱的侧面形成栅介质层；
57、形成覆盖所述栅介质层的栅极；其中，所述栅介质层位于所述半导体柱和所述栅极之间；
58、对所述半导体柱的一端进行掺杂，以形成所述第一有源区。
59、本公开实施例的一种半导体结构，在晶体管和电容结构之间设置接触部进行耦接，所述电容结构靠近接触部的一端的侧壁的延伸方向与接触部的侧壁的延伸方向重叠，使得电容结构能与接触部有较高的对准精度，减少电容结构与接触部之间的空隙缺陷，提高电极与接触部的耦接性能，提高器件稳定性。在制作过程中，电容结构与接触部可在一个开孔中形成，电容结构侧壁与接触部在一个开孔的侧壁延伸，提高电容结构与接触部的对准精度，提高电极与接触部的耦接性能，提高制作良率。
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述电容结构的至少部分以及所述接触部被限制于同一开孔中。
3.根据权利要求1所述的半导体结构，其特征在于，所述接触部包括连接层和导电部，所述连接层位于所述第一有源区与所述导电部之间。
4.根据权利要求1所述的半导体结构，其特征在于，所述电容结构包括：第一子电容和第二子电容；
5.根据权利要求4所述的半导体结构，其特征在于，所述半导体结构还包括：
6.根据权利要求5所述的半导体结构，其特征在于，所述绝缘层包括第一绝缘子层和第二绝缘子层，所述第一绝缘子层位于所述第二绝缘子层和所述接触部之间；
7.根据权利要求6所述的半导体结构，其特征在于，所述第二子电容的靠近所述晶体管的一端在所述第二方向上的尺寸小于所述第一子电容远离所述晶体管的一端在所述第二方向上的尺寸。
8.根据权利要求3所述的半导体结构，其特征在于，所述连接层的导电性大于所述第一有源区的导电性。
9.根据权利要求3所述的半导体结构，其特征在于，在第三方向上，所述导电部的厚度大于所述连接层的厚度。
10.根据权利要求9所述的半导体结构，其特征在于，在所述第三方向上，所述导电部的厚度大于或者等于所述连接层厚度的两倍。
11.根据权利要求3所述的半导体结构，其特征在于，所述接触部还包括缓冲层；其中，所述连接层位于所述缓冲层与所述导电部之间。
12.根据权利要求11所述的半导体结构，其特征在于，所述第一有源区的组成材料包括：单晶硅或者多晶硅；
13.根据权利要求1所述的半导体结构，其特征在于，所述电容结构包括：
14.根据权利要求1所述的半导体结构，其特征在于，所述晶体管包括：
15.根据权利要求5所述的半导体结构，其特征在于，所述半导体结构还包括：
16.一种存储器系统，其特征在于，包括：
17.一种半导体结构的制作方法，其特征在于，包括：
18.根据权利要求17所述的制作方法，其特征在于，所述第一开孔包括第一子孔和第二子孔，形成所述第一开孔的方法包括：
19.根据权利要求18所述的制作方法，其特征在于，所述第一开孔的侧壁包括沿第一方向延伸的第三侧壁以及沿第二方向延伸的第四侧壁，所述第一方向和所述第二方向交叉，所述第二方向与所述第一开孔的贯穿方向垂直；其中，所述第四侧壁沿所述第一绝缘子层和所述第二绝缘子层的交界面延伸。
20.根据权利要求19所述的制作方法，其特征在于，在所述第二方向上，所述第二子孔底部的尺寸小于所述第一子孔顶部的尺寸。
21.根据权利要求17所述的制作方法，其特征在于，形成所述电容结构的方法包括：
22.根据权利要求17所述的制作方法，其特征在于，形成所述接触部的方法包括：
23.根据权利要求22所述的制作方法，其特征在于，
24.根据权利要求17所述的制作方法，其特征在于，形成所述晶体管的方法包括：
