一种叠层芯片的剪切强度试验方法与流程

1.本发明涉及集成电路试验技术领域，尤其是指一种叠层芯片的剪切强度试验方法。


背景技术：

2.随着集成电路朝向系统化、微型化、高可靠性和低成本方向发展，越来越多的集成电路采用三维sip封装技术。叠层结构作为三维sip封装技术中的关键组成部分，具有尺寸小、质量轻、空间利用率高等优点，也得到了广泛的应用。
3.芯片剪切强度试验是评估芯片可靠性的重要手段，其目的是确定将芯片安装在基板上所使用的材料工艺步骤的完整性，但随着叠层芯片的大规模使用，传统的试验方法已相对滞后，无法满足现阶段的试验需求，因此亟需一种用于叠层芯片的剪切强度试验方法。


技术实现要素：

4.为解决上述技术问题，本发明提供了一种叠层芯片的剪切强度试验方法，包括如下步骤：
5.将被测叠层芯片进行固定，根据被测叠层芯片的叠层所用粘接材料类型、上层芯片的粘接面积确定施加载荷范围，根据被测叠层芯片的叠层层数、叠层形式，选择被测叠层芯片的上层芯片的一条边并将载荷均匀地施加到边上进行剪切；
6.根据上层芯片脱离时施加的载荷力大小与芯片在附着材料上的残留面积大小进行叠层芯片剪切强度评估。
7.在本发明的一个实施例中，所述根据被测叠层芯片的叠层所用粘接材料类型、上层芯片的粘接面积确定施加载荷范围的方法为：
8.基于芯片剪切强度载荷标准图，载荷值与上层芯片粘接面积呈正相关，获取1.0倍载荷曲线。
9.在本发明的一个实施例中，当所用粘接材料为环氧材料，以1.0倍载荷曲线的2.0倍值作为2.0倍载荷曲线来设定施加载荷范围。
10.在本发明的一个实施例中，当所用粘接材料为共晶焊时，以1.0倍载荷曲线的2.0倍值作为2.0倍载荷曲线来设定施加载荷范围。
11.在本发明的一个实施例中，所述2.0倍载荷曲线的载荷范围为4-50n，且1.0倍曲线的范围是2-25n，即载荷曲线的载荷范围为2-50n。
12.在本发明的一个实施例中，所述根据被测叠层芯片的叠层层数、叠层形式，选择被测叠层芯片的上层芯片的一条边并将载荷均匀地施加到边上进行剪切的方法包括：
13.当被测叠层芯片为金字塔式叠层结构时，优先选择上层芯片最长边进行剪切，其次选择可便于剪切工具施加载荷的上层芯片的边进行剪切；
14.当被测叠层芯片为并排式叠层结构时，优先选择上层小面积芯片最长边进行剪切，其次选择可便于剪切工具施加载荷的上层芯片的边进行剪切；
15.当被测叠层芯片为交错式叠层结构时，优先选择上层芯片平面最长边进行剪切，其次选择可便于剪切工具施加载荷的上层芯片的边进行剪切；
16.当被测叠层芯片为悬臂式叠层结构时，优先选择上层芯片最长边进行剪切，其次选择可便于剪切工具施加载荷的上层芯片的边进行剪切。
17.在本发明的一个实施例中，所述根据上层芯片脱离时施加的载荷力大小与芯片在附着材料上的残留面积大小进行叠层芯片剪切强度评估的方法包括：
18.当所用粘接材料为环氧材料时，判断失效的方法为：达不到1.0载荷曲线的强度要求，以及
19.使上层芯片脱离时施加的载荷力，大于或等于1.0倍载荷曲线所表示的强度，小于2.0倍载荷曲线所表示的强度，同时上层芯片在附着材料上的残留小于附着区面积的75％。
20.在本发明的一个实施例中，当所用粘接材料为共晶焊时，判断失效的方法为：达不到1.0载荷曲线所表示的芯片强度要求，以及
21.使上层芯片脱离时施加的载荷力，大于或等于1.0载荷倍曲线所表示的强度，小于1.25倍载荷曲线所表示的强度，同时上层芯片在附着材料上的残留小于附着区面积的50％，以及
22.使上层芯片脱离时施加的载荷力，大于或等于1.25倍载荷曲线所表示的强度，小于2.0倍载荷曲线所表示的强度，同时芯片在附着材料上的残留小于附着区面积的10％。
23.本发明的上述技术方案相比现有技术具有以下优点：
24.本发明所述的一种叠层芯片的剪切强度试验方法,能够对叠层芯片的可靠性进行有效评估，弥补了现阶段对于叠层封装结构芯片剪切强度试验方法的缺失，提高了行业对于叠层芯片可靠性的评估能力。
附图说明
25.为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
26.图1为本发明叠层芯片剪切强度试验方法流程框图。
27.图2为金字塔式叠层芯片剪切方式示意图。
28.图3为并排式叠层芯片剪切方式示意图。
29.图4为交错式叠层芯片剪切方式的主视示意图。
30.图5为交错式叠层芯片剪切方式的左视示意图。
31.图6为单层悬臂式叠层芯片剪切方式示意图。
32.图7为多层悬臂式叠层芯片剪切方式示意图。
33.图8为剪切强度载荷标准图。
具体实施方式
34.下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
35.实施例一
36.参照图1所示，本发明的一种叠层芯片剪切强度试验方法，其具体步骤包括：
37.步骤s1：确定被测叠层芯片的封装结构信息，包括叠层层数、叠层形式、叠层所用粘接材料类型，每层叠层芯片的粘接面积，每层芯片的形状信息。
38.步骤s2：将被测芯片通过试验夹具或试验平台固定在试验设备上，试验设备要求载荷施加工具能够将载荷力均匀地施加到芯片的一条边、载荷施加工具与试验平台或夹具平面保持垂直、试验平台或载荷施加工具具备旋转能力；芯片固定要求牢固，不能产生结构间的相对位移。
39.步骤s3：根据规定标准要求，如图8所示，确定施加载荷大小。载荷值与芯片粘接面积呈正相关，载荷值范围2-50n。
40.进一步地，在设定载荷值时，环氧材料连接的芯片按图8中的2.0倍值来设定，共晶焊及其他材料连接的芯片按图8中的2.0倍值来设定。
41.步骤s4：根据被测叠层芯片的封装结构信息，确定剪切方式：
42.当被测叠层芯片为金字塔式叠层结构，如图2所示，此类封装结构叠层芯片应采用剪切上层芯片最长边的方式，当最长边长相等时，应选择方便下刀的边进行剪切，当最长边无法下刀时可剪切次长边；
43.当被测叠层芯片为并排式叠层结构，如图3所示，此类封装结构叠层芯片应采用剪切上层小面积芯片最长边的方式，当面积相同时，应剪切所有上层芯片中的最长边，当最长边长相等时，应选择方便下刀的边进行剪切，当最长边无法下刀时可剪切次长边，依次类推；
44.当被测叠层芯片为交错式叠层结构，图4为交错式叠层结构芯片的主视图，图5为交错式叠层结构芯片的左视图，此类封装结构叠层芯片应采用剪切上层芯片平面最长边的方式，平面是指图5中与接触工具平行的面；
45.当被测叠层芯片为悬臂式叠层结构，图6为单层悬臂式叠层结构，图7为双层(多层)悬臂式叠层结构，此类封装结构叠层芯片应采用剪切上层芯片最长边的方式，当最长边长相等时，应选择方便下刀的边进行剪切，当最长边无法下刀时可剪切次长边。
46.步骤s5：通过试验设备对被测芯片实施剪切强度试验，试验载荷由0n增加到规定载荷值，并叠层芯片剪切强度评估，符合以下任一条应视为失效：
47.当所用粘接材料为环氧材料时，
48.a.达不到图3中1.0倍曲线所表示的强度要求；
49.b.使芯片脱离时施加的载荷力，大于或等于图3中标有1.0倍曲线所表示的强度，但小于图3中标有2.0倍曲线所表示的强度，同时芯片在附着材料上的残留小于附着区面积的75％。
50.当所用粘接材料为共晶焊及其他材料连接时：
51.a.达不到图3中1.0倍曲线所表示的芯片强度要求；
52.b.使芯片脱离时施加的载荷力，大于或等于图3中标有1.0倍曲线所表示的强度，但小于图3中标有1.25倍曲线所表示的强度，同时芯片在附着材料上的残留小于附着区面积的50％；
53.c.使芯片脱离时施加的载荷力，大于或等于图3中标有1.25倍曲线所表示的强度，但小于图3中标注有2.0倍曲线所表示的强度，同时芯片在附着材料上的残留小于附着区面积的10％。
54.依据叠层芯片剪切强度评估结果，得到叠层芯片剪切强度试验结论及评价。
55.实施例二
56.现有叠层芯片1#，采用图1所示流程实施，具体步骤如下：
57.步骤s1：确定被测芯片封装结构信息：该芯片为金字塔式叠层结构，叠层层数为2层，粘接面积为上层粘接面积3mm2，下层粘接面积为6mm2，上下层芯片均为长方形结构，采用环氧材料连接。
58.步骤s2：将叠层芯片1#固定在试验夹具上，不能产生相对位移，同时要求载荷施加工具将载荷力均匀地施加到上层芯片的长边。
59.步骤s3：根据图8要求，确定载荷值为36n，根据叠层芯片1#的封装结构信息，该芯片为金字塔式叠层结构，采用图2所示剪切方式，上层芯片为长方形，拥有2条相同的长边，因此选择方便下刀的边进行剪切。
60.步骤s4：通过试验设备对叠层芯片1#实施剪切强度试验，试验载荷由0n增加到36n。
61.步骤s5：叠层芯片1#采用环氧连接，根据上层芯片粘接面积3mm2，由图8确定1.0倍载荷为18n，2.0倍载荷为36n。在载荷施加过程中，若在小于18n的载荷条件下，上层芯片发生脱离，则判定为失效；若在大于等于18n，但小于36n的载荷条件下，上层芯片发生脱离，同时芯片在附着材料上的残留小于附着区域面积的75％，则判定为失效；若在大于等于18n，但小于22.5n的载荷条件下，上层芯片发生脱离，同时芯片在附着材料上的残留大于等于附着区域面积的75％，则判定为合格；若在大于等于36n的载荷条件下，上层芯片未发生脱离，则判定为合格。
62.步骤s6：根据步骤s5判断过程，得到叠层芯片1#的剪切强度试验结果为合格。
63.显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。