本公开涉及集成电路设计，尤其是一种存算一体信号增益电路、模拟域存算一体阵列电路、芯片及电子设备。
背景技术：
1、存算一体架构是一种典型的非冯诺依曼式计算架构，其通过在存储器内进行对信号直接的乘加运算，省略了大量高能耗的信息传输环节，因而降低了整个计算方案的功耗。模拟域实现的存算一体架构在乘累加运算完成后需要对运算结果进行模数转换，完成模拟到数字的量化操作。通过设置不同的量化系数，可以提高计算阵列对不同算法、不同数据分布的适应能力，实现更加通用的存算一体解决方案。
2、目前的存算一体阵列的乘累加模拟信号到数字信号的量化，通常使用模数转换器(adc，analog to digital converter)，量化依赖一定的参考电压，通过调控参考电压产生器输出的参考电压的值，可以改变模数量化的量化系数。
3、但目前的量化方法主要有以下缺点：
4、1、在一些应用场景中，存算阵列中的权重数据或输入数据分布较为稀疏(即有较多的零成分)这使得计算出的模拟信号幅度较小，相应地要降低参考电压的大小，这将导致较大的误差(由于噪声、模拟电路失配等影响)。
5、2、通过改变参考电压去改变量化系数的方法，需要adc的设计满足最小的参考电压要求，这将引入设计冗余，增加电路的实现功耗。
技术实现思路
1、为解决上述技术问题，本公开的实施例提供了一种存算一体信号增益电路，该电路包括：预设数量个计算单元、信号增益电容阵列和运算放大器，预设数量个计算单元中的每个计算单元包括信号输入电容和信号切换子单元；对于预设数量个计算单元中的每个计算单元，该计算单元包括的信号切换子单元用于：接收对应的第一输入信号、第二输入信号和权重数据，并根据权重数据，从第一输入信号和第二输入信号中选择输入信号作为待计算信号，并将待计算信号输入对应的信号输入电容；信号输入电容用于：在触发计算控制信号时，将接收的待计算信号输入运算放大器；运算放大器用于：利用信号增益电容阵列的负反馈作用，对接收的预设数量个待计算信号进行求和并增益，得到增益后求和信号。
2、在一些实施例中，该电路还包括复位开关，复位开关与信号增益电容阵列并联，复位开关用于：在触发复位信号时闭合，以对信号增益电容阵列中的电荷进行清零；在触发计算控制信号时断开，以使运算放大器进行信号放大。
3、在一些实施例中，预设数量个计算单元中的每个计算单元包括的信号切换单元进一步用于：在输入的权重数据为第一数据时，将接收第一输入信号的端口与对应的信号输入电容接通，在输入的权重数据为第二数据时，将接收第二输入信号的端口与对应的信号输入电容接通。
4、在一些实施例中，预设数量个计算单元中的每个计算单元包括的信号输入电容的一端接预设电平，另一端用于接收输入的第一输入信号或第二输入信号，并在触发计算控制信号时，将对应的待计算信号输入运算放大器。
5、在一些实施例中，该电路还包括至少一个输入控制开关，至少一个输入控制开关用于：在触发复位信号时断开；在触发计算控制信号时闭合，以使预设数量个计算单元中的每个计算单元包括的信号输入电容将对应的待计算信号输入运算放大器进行信号放大。
6、在一些实施例中，预设数量个计算单元中的每个计算单元包括的信号输入电容的一端与对应的信号切换单元连接，另一端与运算放大器连接。
7、在一些实施例中，该电路还包括增益控制开关阵列，增益控制开关阵列中的每个增益控制开关对应于信号增益电容阵列中的一个信号增益电容；增益控制开关阵列中的每个增益控制开关用于：在触发对应的接入信号时导通，以使对应的信号增益电容作为负反馈电容接入运算放大器；在触发对应的禁止信号时断开，以禁止对应的信号增益电容接入运算放大器。
8、根据本公开实施例的另一个方面，提供了一种模拟域存算一体阵列电路，该电路包括：存算一体单元阵列、第一预设数量个信号增益电容阵列、第一预设数量个运算放大器、模数转换器、控制器；存算一体单元阵列包括第一预设数量个存算一体单元组，每个存算一体单元组包括第二预设数量个存算一体单元，每个存算一体单元包括存储子单元和计算子单元，存储子单元用于存储权重数据；第一预设数量个存算一体单元组中的每个存算一体单元组对应一个信号增益电容阵列和一个运算放大器，每个存算一体单元组包括的第二预设数量个计算子单元以及对应的信号增益电容阵列、运算放大器构成上述的存算一体信号增益电路；控制器用于向存算一体信号增益电路发送计算控制信号，以使存算一体信号增益电路计算并输出增益后求和信号；模数转换器用于对第一预设数量个运算放大器分别输出的增益后求和信号进行模数转换，得到第一预设数量个数字求和信号。
9、根据本公开实施例的另一个方面，提供了一种芯片，该芯片包括上述存算一体信号增益电路或模拟域存算一体阵列电路。
10、根据本公开实施例的另一个方面，提供了一种电子设备，该电子设备包括上述芯片。
11、本公开上述实施例提供的存算一体信号增益电路、模拟域存算一体阵列电路、芯片及电子设备，通过设置预设数量个计算单元、信号增益电容阵列和运算放大器，由计算单元包括的信号切换子单元根据权重数据，从第一输入信号和第二输入信号中选择输入信号作为待计算信号，并将待计算信号输入对应的信号输入电容，信号输入电容在触发计算控制信号时，将接收的待计算信号输入运算放大器，运算放大器利用信号增益电容阵列的负反馈作用，对接收的预设数量个待计算信号进行求和并放大，得到增益后求和信号。本公开实施例实现了通过运算放大器和信号增益电容阵列设置求和信号的量化系数，在信号的量化区间(即模数转换器的参考电压)不变的情况下，可以使输出结果占满量化区间，同时模数转换器的参考电压固定不变且可以工作在较大的参考电压下，可以降低模数转换器的设计冗余度，从而实现更高能量效率的转换。
12、下面通过附图和实施例，对本公开的技术方案做进一步的详细描述。
1.一种存算一体信号增益电路，包括：预设数量个计算单元、信号增益电容阵列和运算放大器，所述预设数量个计算单元中的每个计算单元包括信号输入电容和信号切换子单元；
2.根据权利要求1所述的电路，其中，所述电路还包括复位开关，所述复位开关与所述信号增益电容阵列并联，所述复位开关用于：
3.根据权利要求2所述的电路，其中，所述预设数量个计算单元中的每个计算单元包括的信号切换单元进一步用于：
4.根据权利要求3所述的电路，其中，所述预设数量个计算单元中的每个计算单元包括的信号输入电容的一端接预设电平，另一端用于接收输入的第一输入信号或第二输入信号，并在触发所述计算控制信号时，将对应的待计算信号输入所述运算放大器。
5.根据权利要求4所述的电路，其中，所述电路还包括至少一个输入控制开关，所述至少一个输入控制开关用于：
6.根据权利要求3所述的电路，其中，所述预设数量个计算单元中的每个计算单元包括的信号输入电容的一端与对应的信号切换单元连接，另一端与所述运算放大器连接。
7.根据权利要求1-6任一项所述的电路，其中，所述电路还包括增益控制开关阵列，所述增益控制开关阵列中的每个增益控制开关对应于所述信号增益电容阵列中的一个信号增益电容；
8.一种模拟域存算一体阵列电路，包括：存算一体单元阵列、第一预设数量个信号增益电容阵列、第一预设数量个运算放大器、模数转换器、控制器；
9.一种芯片，其特征在于，包括根据权利要求1-7中任一项所述的存算一体信号增益电路或根据权利要求8所述的模拟域存算一体阵列电路。
10.一种电子设备，其特征在于，包括根据权利要求9所述的芯片。
