本领域涉及结合结构，并且特别地涉及电路装置和接触的面积效率提高的结合结构。
背景技术：
1、半导体元件(诸如半导体晶片或集成器件管芯)可以被堆叠并且在没有粘合剂的情况下直接结合到彼此。例如，在室温下，非导电(电介质或半导体)表面可以非常平滑，并且进行处理以增强直接共价结合，而无需在接触后施加压力。在一些混合直接结合结构中，元件的非导电场区域可以被直接结合到彼此，并且对应的导电接触结构可以被直接结合到彼此。
技术实现思路
1.一种结合结构，包括：
2.一种结合结构，包括：
3.一种结合结构，包括：
4.根据权利要求1至3中任一项所述的结合结构，其中所述第一单片化元件和第二单片化元件间隔开不大于10微米的元件间距。
5.根据权利要求1至4中任一项所述的结合结构，其中所述载体以及所述第一单片化元件和所述第二单片化元件是直接混合结合的。
6.根据权利要求3所述的结合结构，其中所述接触间距小于所述第一单片化元件和所述第二单片化元件中的至少一者的所述厚度的约2倍。
7.根据权利要求1至3中任一项所述的结合结构，其中所述第一单片化元件和所述第二单片化元件包括在没有粘合剂的情况下被直接结合到所述载体的(多个)对应非导电区域的相应非导电区域。
8.根据权利要求1至7中任一项所述的结合结构，其中所述接触间距不大于200微米。
9.根据权利要求1至7中任一项所述的结合结构，其中所述接触间距不大于100微米。
10.根据权利要求1至7中任一项所述的结合结构，其中所述接触间距不大于50微米。
11.根据权利要求1至7中任一项所述的结合结构，其中所述接触间距不大于10微米。
12.根据权利要求1至7中任一项所述的结合结构，其中所述接触间距不大于5微米。
13.根据权利要求1至7中任一项所述的结合结构，其中所述接触间距不大于2微米。
14.根据权利要求1至7中任一项所述的结合结构，其中所述接触间距在1微米至250微米的范围内。
15.根据权利要求1至7中任一项所述的结合结构，其中所述接触间距在1微米至100微米的范围内。
16.根据权利要求1至7中任一项所述的结合结构，其中所述接触间距在1微米至20微米的范围内。
17.根据权利要求1至15中任一项所述的结合结构，其中所述元件间距不大于20微米。
18.根据权利要求1至15中任一项所述的结合结构，其中所述元件间距不大于10微米。
19.根据权利要求6所述的结合结构，其中所述接触间距不大于所述第一单片化元件和所述第二单片化元件中的至少一者的所述厚度。
20.根据权利要求1至19中任一项所述的结合结构，其中所述第三导电接触包括被电连接到所述第一单片化元件的电路装置的电有源接触。
21.根据权利要求20所述的结合结构，其中所述第三导电接触被连接到信号线、电源线或电接地。
22.根据权利要求1至21中任一项所述的结合结构，其中所述第一单片化元件和所述第二单片化元件中的至少一者包括具有有源电路装置的集成器件管芯。
23.根据权利要求22所述的结合结构，其中所述第一单片化元件包括具有有源电路装置的集成器件管芯，并且所述第二单片化元件包括无源组件。
24.根据权利要求1至23中任一项所述的结合结构，其中所述第一单片化元件和所述第二单片化元件中的至少一者利用反应离子蚀刻rie工艺被单片化。
25.根据权利要求1至24中任一项所述的结合结构，其中所述第一单片化元件和所述第二单片化元件中的至少一者的最大横向宽度不大于4mm。
26.根据权利要求1至24中任一项所述的结合结构，其中所述第一单片化元件和所述第二单片化元件中的至少一者的最大横向宽度不大于2mm。
27.根据权利要求1至26中任一项所述的结合结构，其中所述第一单片化元件的外边缘与所述第三导电接触之间的边缘排除距离小于100微米。
28.根据权利要求27所述的结合结构，其中所述边缘排除距离不大于50微米。
29.根据权利要求28所述的结合结构，其中所述边缘排除距离不大于10微米。
30.根据权利要求27至29中任一项所述的结合结构，其中所述边缘排除距离在1微米至100微米的范围内。
31.根据权利要求1至3中任一项所述的结合结构，其中所述第二单片化元件包括至少一个导电衬底通孔tsv。
32.一种结合结构，包括：
33.根据权利要求32所述的结合结构，还包括在没有粘合剂的情况下被直接结合到所述载体的第三单片化元件，所述第二单片化元件被设置在所述第一元件与所述第三单片化元件之间。
34.根据权利要求1至33中任一项所述的结合结构，还包括被直接结合到所述第二单片化元件的第三元件。
35.根据权利要求34所述的结合结构，还包括通过所述第二单片化元件的导电过孔，以连接到所述第三元件。
36.根据权利要求35所述的结合结构，其中所述接触间距不大于所述导电过孔的长度。
37.一种结合结构，包括：
38.根据权利要求37所述的结合结构，其中所述边缘排除距离在约10微米与100微米之间。
39.一种结合结构，包括：
40.根据权利要求39所述的结合结构，其中所述边缘排除距离与所述节距的所述比率小于约15:1。
41.一种结合结构，包括：
42.根据权利要求41所述的结合结构，其中所述最大横向宽度与所述排除距离的所述比率小于约50:1。
43.一种结合结构，包括：
44.根据权利要求37至43中任一项所述的结合结构，其中所述边缘排除距离不大于50微米。
45.根据权利要求44所述的结合结构，其中所述边缘排除距离不大于10微米。
46.根据权利要求37至45中任一项所述的结合结构，其中所述边缘排除距离在1微米至100微米的范围内。
47.根据权利要求37至46中任一项所述的结合结构，其中所述边缘排除距离与所述节距的所述比率小于10。
48.根据权利要求47所述的结合结构，其中所述边缘排除距离与所述节距的所述比率小于5。
49.根据权利要求48所述的结合结构，其中所述边缘排除距离与所述节距的所述比率小于2。
50.根据权利要求37至49中任一项所述的结合结构，其中所述最大横向宽度与所述边缘排除距离的所述比率小于10。
51.根据权利要求50所述的结合结构，其中所述最大横向宽度与所述边缘排除距离的所述比率小于5。
52.根据权利要求51所述的结合结构，其中所述最大横向宽度与所述边缘排除距离的所述比率小于2。
53.根据权利要求37至52中任一项所述的结合结构，其中所述至少一个外导电接触被电连接到信号线、电源线或电接地。
54.一种集成器件管芯，包括：
55.根据权利要求54所述的集成器件管芯，其中所述边缘排除距离不大于50微米。
56.根据权利要求54或55所述的集成器件管芯，其中所述第一导电接触被电连接到信号线、电源线或电接地。
57.根据权利要求54所述的集成器件管芯，还包括被设置在所述第一导电接触与所述管芯的所述外边缘之间的虚设无源接触。
58.一种用于结合管芯的方法，包括：
59.根据权利要求58所述的方法，还包括：
60.根据权利要求59所述的方法，还包括经由蚀刻工艺将所述第一元件单片化为多个单片化元件。
61.根据权利要求60所述的方法，其中所述蚀刻工艺包括干法蚀刻工艺和湿法蚀刻工艺中的至少一者。
62.根据权利要求60所述的方法，其中所述干法蚀刻工艺是反应离子蚀刻rie工艺。
63.根据权利要求60所述的方法，其中单片化所述第一元件是通过湿法和干法蚀刻工艺的组合实现的。
64.根据权利要求60所述的方法，还包括：
65.根据权利要求64所述的方法，其中所述处理方法包括表面激活。
66.根据权利要求64所述的方法，其中制备用于直接结合所述第一元件还包括清洁、冲洗和干燥所述衬底。
67.一种用于创建结合结构的方法，包括：
68.根据权利要求67所述的方法，其中将所述第一单片化元件和所述第二单片化元件结合到载体包括在没有使用粘合剂的情况下将所述第一单片化元件和所述第二单片化元件直接结合到所述载体。
69.根据权利要求67所述的方法，其中单片化所述第一元件和所述第二元件包括使用反应离子蚀刻单片化所述第一元件和所述第二元件。
70.一种结合结构，包括：
71.根据权利要求70所述的结合结构，其中所述集成器件封装体包括至少部分地嵌入在包封材料中的一个或多个管芯。
