本技术涉及处理器，具体而言，涉及一种微处理器、微处理器中的信息处理方法及电子设备。
背景技术：
1、在传统的微处理器架构中，是直接由一个处理器核来实现所有数据的处理的。但是这种架构对于处理器核的性能要求很高，一旦遇到需处理数据量很大的情况，处理器核容易出现高占用，进而影响整个微处理器的性能。为此，一种解决思路是在微处理器中增加处理器核来辅助原有的处理器核处理数据。但是在实际应用过程中，在微处理器中软件运行时，软件的某些功能会产生请求要求各处理器核进行处理。此时需要通过某种机制准确通知到相应的处理器核进行处理才能保证软件功能的正常运行，从而保证微处理器的软件运行可靠性。
技术实现思路
1、本技术实施例的目的在于提供一种微处理器、微处理器中的信息处理方法及电子设备，用以实现微处理器中软件的功能产生请求到对应处理器核的通知。
2、本技术实施例提供了一种微处理器，包括：第一处理器核；输入输出处理器，与所述第一处理器核连接；所述输入输出处理器中包括寄存器阵列和至少一个第二处理器核；所述寄存器阵列中包括中断状态寄存器；所述中断状态寄存器包括n个中断状态指示位，每一所述中断状态指示位用于表征一种软件功能对应的中断是否需要触发；所述n为大于等于1的正整数；其中，在所述第一处理器核执行所述软件功能的情况下，所述第一处理器核用于修改所述中断状态寄存器中与所述软件功能对应的中断状态指示位的值为第一值，表征所述第二处理器核需要中断；在所述第二处理器核执行所述软件功能的情况下，所述第二处理器核用于修改所述中断状态寄存器中与所述软件功能对应的中断状态指示位的值为第一值，表征所述第一处理器核需要中断。
3、在上述微处理器中，通过设置中断状态寄存器，并将中断状态寄存器中的每一中断状态指示位用于表征一种软件功能对应的中断是否触发，这样在微处理器中软件运行，软件的某些功能产生请求要求第一处理器核或第二处理器核进行处理时，就可以通过更新中断状态寄存器中相应的中断状态指示位的值的方式，实现对于该软件功能对应的中断的触发，从而使得软件功能得以正常运行，提高微处理器的可靠性。
4、进一步地，所述寄存器阵列还包括中断屏蔽寄存器；所述中断屏蔽寄存器包括n个第一中断屏蔽状态指示位；每一所述第一中断屏蔽状态指示位与所述中断状态寄存器中的一个中断状态指示位对应；每一所述第一中断屏蔽状态指示位中记录的值表征是否允许对应的所述中断状态指示位所指示的中断使能。
5、可以理解，在实际应用中，可能存在着某些场景中，对于某些软件功能并不希望其真正产生中断信息(例如可能存在某些场景中并不希望某些软件功能真正被使用)，或者存在着某些场景中，对于某些软件功能并不希望其在配置好中断状态寄存器之后就立刻产生中断信号(例如某些场景中第一处理器核或第二处理器核正在处理比较重要的任务，此时希望软件功能的中断在任务处理完后再到来)。而在上述实现方式中，通过设置中断屏蔽寄存器，并设置中断屏蔽寄存器每一第一中断屏蔽状态指示位中记录的值表征是否允许对应的中断状态指示位所指示的中断使能，这样就可以通过对中断屏蔽寄存器进行配置，控制当前是否真正允许产生软件功能对应的中断信号，使得软件功能和中断信号的产生操作之间解耦，从而使得微处理器可以适用于更多的实际场景中。
6、进一步地，所述中断状态寄存器包括第一中断状态寄存器和第二中断状态寄存器；所述第一中断状态寄存器中各所述中断状态指示位中记录的值，表征是否需要向所述第一处理器核触发对应的软件功能的中断；所述第二中断状态寄存器中各所述中断状态指示位中记录的值，表征是否需要向所述第二处理器核触发对应的软件功能的中断；其中，在所述第二处理器核执行所述软件功能的情况下，所述第二处理器核用于修改所述第一中断状态寄存器中与所述软件功能对应的中断状态指示位的值为第一值，表征所述第一处理器核需要中断；在所述第一处理器核执行所述软件功能的情况下，所述第一处理器核用于修改所述第二中断状态寄存器中与所述软件功能对应的中断状态指示位的值为第一值，表征所述第二处理器核需要中断。
7、在上述实现方式中，通过分别设置第一中断状态寄存器和第二中断状态寄存器，这样当软件的某些功能产生请求要求第一处理器核或第二处理器核进行处理时，就可以通过更新第一中断状态寄存器或第二中断状态寄存器中相应的中断状态指示位的值的方式，实现对于该软件功能对应的中断的触发，并且直接利用不同的寄存器实现了中断信号发送对象的区分，使得微处理器中的电路设计得以更加简单。
8、进一步地，所述寄存器阵列还包括第一中断屏蔽寄存器和第二中断屏蔽寄存器；所述第一中断屏蔽寄存器包括n个第一中断屏蔽状态指示位；每一所述第一中断屏蔽状态指示位与所述第一中断状态寄存器中的一个中断状态指示位对应；每一所述第一中断屏蔽状态指示位中记录的值表征是否允许对应的所述中断状态指示位所指示的中断使能；所述第二中断屏蔽寄存器包括n个第二中断屏蔽状态指示位；每一所述第二中断屏蔽状态指示位与所述第二中断状态寄存器中的一个中断状态指示位对应；每一所述第二中断屏蔽状态指示位中记录的值表征是否允许对应的所述中断状态指示位所指示的中断使能。
9、在上述实现方式中，通过设置第一中断屏蔽寄存器和第二中断屏蔽寄存器来分别管理第一中断状态寄存器和第二中断状态寄存器，这样就可以基于不同的中断屏蔽寄存器实现对于不同中断信息发送对象的区分，使得微处理器中的电路设计得以更加简单。
10、进一步地，所述寄存器阵列还包括硬件直传寄存器；所述硬件直传寄存器配置有目标传输地址，所述硬件直传寄存器用于在接收到所述第一处理器核或所述第二处理器核的数据后，将所述数据传输给所述目标传输地址。
11、在上述实现方式中，通过设置硬件直传寄存器，这就使得第一处理器核或第二处理器核对于目标传输地址的访问可以实现立即访问、立即返回，提高了对于目标传输地址的访问的实时性。这样，在实际应用中就可以针对延迟容忍度低的请求，通过配置硬件直传寄存器来实现访问，从而减少交互延迟，提高交互效率。
12、进一步地，所述硬件直传寄存器包括点对点直传寄存器和区域直传寄存器；所述点对点直传寄存器配置的目标传输地址为单个外设控制器的地址；所述区域直传寄存器配置的目标传输地址包括多个外设控制器的地址。
13、在上述实现方式中，通过点对点直传寄存器可以实现到单一外设控制器的快速访问，而通过区域直传寄存器则可以实现到多个外设控制器同时快速访问，这样就可以根据实际需求设置所需的硬件直传寄存器，从而满足更为丰富的应用场景。
14、进一步地，所述寄存器阵列还包括硬件直传映射配置寄存器；所述硬件直传映射配置寄存器中设置有各所述硬件直传寄存器的目标传输地址和各所述硬件直传寄存器的映射关系。
15、在上述实现方式中，通过设置硬件直传映射配置寄存器来设置各硬件直传寄存器的目标传输地址和各硬件直传寄存器的映射关系，这样就可以便于第一处理器核或第二处理器核根据业务需要从硬件直传映射配置寄存器中找到所需的硬件直传寄存器，从而准确地实现快速访问。
16、进一步地，所述微处理器还包括外设控制器，所述外设控制器与所述输入输出处理器连接；所述第二处理器核作为所述第一处理器核与所述外设控制器进行交互时的中间媒介。
17、在上述实现方式中，由第二处理器核作为第一处理器核与外设控制器进行交互时的中间媒介，即第一处理器核与外设控制器交互的所有中间过程交由第二处理器核来完成，就可以降低第一处理器核的工作量与占用率，提高第一处理器核的处理性能。
18、进一步地，所述输入输出处理器还包括第一存储模块，且所述外设控制器在所述第一存储模块内具有对应的专属共享空间，所述外设控制器、所述第一处理器核和所述第二处理器核通过访问所述专属共享空间实现交互。
19、在上述实现方式中，通过在输入输出处理器中的第一存储模块内，为每一外设控制器分配对应的专属共享空间，从而外设控制器、第一处理器核、第二处理器核之间就可以通过该外设控制器分配对应的专属共享空间实现交互，从而可以相互配合实现对于外设数据的按需处理，使得第二处理器核可以作为第一处理器核与外设控制器进行交互时的中间媒介，并且降低对第一处理器核的访问压力，提高微处理器的性能。
20、进一步地，所述寄存器阵列为多组，且每一所述专属共享空间对应一组所述寄存器阵列；每组所述寄存器阵列所触发的中断，用于触发所述第一处理器核或所述第二处理器核访问该组所述寄存器阵列所对应的专属共享空间。
21、在上述实现方式中，通过为每一专属共享空间配置一组寄存器阵列，从而使得每组寄存器阵列所触发的中断，用于触发第一处理器核或第二处理器核访问该组寄存器阵列所对应的专属共享空间，这样就可以实现针对不同外设控制器的独立的指令交互管理以及中断控制，避免出现对于不同外设控制器的访问以及数据处理出现混乱。
22、进一步地，每组所述寄存器阵列中还包括尺寸信息寄存器；所述尺寸信息寄存器包括第一尺寸记录位，所述第一尺寸记录位用于记录所属寄存器阵列所对应的专属共享空间的大小。
23、在上述实现方式中，通过设置尺寸信息寄存器，并配置尺寸信息寄存器中的第一尺寸记录位记录所属寄存器阵列所对应的专属共享空间的大小，这样就可以实现对于不同专属共享空间的大小管理。
24、进一步地，所述输入输出处理器还包括网络控制中心ncc；所述寄存器阵列和所述第二处理器核通过所述ncc与所述外设控制器连接。
25、在上述实现方式中，通过ncc来实现第二处理器核、寄存器阵列、外设控制器之间的连接，实现方式简单，无需为第二处理器核、寄存器阵列、外设控制器之间两两设置复杂的连接电路，可以有效节约微处理器的面积开销，并且利于进行数据传输管理。
26、进一步地，所述输入输出处理器还包括地址拆分电路；各组所述寄存器阵列中的各目标寄存器阵列分别通过下行接口总线与所述地址拆分电路连接，所述地址拆分电路通过一条目标下行接口总线与所述ncc连接，用于传输各所述目标寄存器阵列的数据；所述目标寄存器阵列为各组所述寄存器阵列中对应相同类型的外设控制器的寄存器阵列。
27、在上述实现方式中，通过各组寄存器阵列中的各目标寄存器阵列分别通过下行接口总线与地址拆分电路连接，而地址拆分电路通过一条目标下行接口总线与ncc连接，用于传输各所述目标寄存器阵列的数据，这样，在ncc侧，对于各相同类型的外设控制器的寄存器阵列的访问请求就可以走同一个接口，从而减少ncc侧的接口数量。
28、本技术实施例还提供了一种微处理器中的信息处理方法，所述微处理器包括第一处理器核和输入输出处理器；所述第一处理器核与所述输入输出处理器连接，且所述输入输出处理器中包括寄存器阵列和至少一个第二处理器核；所述寄存器阵列中包括中断状态寄存器；所述中断状态寄存器包括n个中断状态指示位，每一所述中断状态指示位用于表征一种软件功能对应的中断是否需要触发；所述n为大于等于1的正整数；所述方法包括：
29、在所述第二处理器核执行的软件功能需触发所述第一处理器核中断的情况下，通过所述第二处理器核将所述中断状态寄存器中与所述软件功能对应的中断状态指示位的值修改为第一值，以触发所述第一处理器核中断；所述第一值表征所述软件功能需要触发中断；在所述第一处理器核执行的软件功能需触发所述第二处理器核中断的情况下，通过所述第一处理器核将所述中断状态寄存器中与所述软件功能对应的中断状态指示位的值修改为第一值，以触发所述第二处理器核中断。
30、基于上述实现方式，通过设置中断状态寄存器，并在第一处理器核将中断状态寄存器中与软件功能对应的中断状态指示位的值修改为第一值的情况下，表征第二处理器核需要中断，以触发第二处理器核中断；在第二处理器核将所述中断状态寄存器中与软件功能对应的中断状态指示位的值修改为第一值的情况下，表征第一处理器核需要中断，以触发第一处理器核中断。这样在微处理器中软件运行，软件的某些功能产生请求要求第一处理器核或第二处理器核进行处理时，就可以通过更新中断状态寄存器中相应的中断状态指示位的值的方式，实现对于该软件功能对应的中断的触发，从而使得软件功能得以正常运行，提高微处理器的可靠性。
31、进一步地，所述寄存器阵列还包括中断屏蔽寄存器；所述中断屏蔽寄存器包括n个第一中断屏蔽状态指示位；每一所述第一中断屏蔽状态指示位与所述中断状态寄存器中的一个中断状态指示位对应；每一所述第一中断屏蔽状态指示位中记录的值表征是否允许对应的所述中断状态指示位所指示的中断使能；所述方法还包括：在所述第二处理器核将所述第一中断状态寄存器中与所述软件功能对应的中断状态指示位的值修改为第一值，且所述第一中断屏蔽状态指示位中记录的值表征允许对应的所述中断状态指示位所指示的中断使能的情况下，向所述第一处理器核发送中断信号，以使能所述第一处理器核处理中断；在所述第一处理器核将所述第一中断状态寄存器中与所述软件功能对应的中断状态指示位的值修改为第一值，且所述第一中断屏蔽状态指示位中记录的值表征允许对应的所述中断状态指示位所指示的中断使能的情况下，向所述第二处理器核发送中断信号，以使能所述第二处理器核处理中断。
32、在上述实现方式中，通过设置中断屏蔽寄存器，并设置中断屏蔽寄存器每一第一中断屏蔽状态指示位中记录的值表征是否允许对应的中断状态指示位所指示的中断使能，这样就可以通过对中断屏蔽寄存器进行配置，控制中断产生电路当前是否真正允许产生软件功能对应的中断信号，使得软件功能和中断信号的产生操作之间解耦，从而使得微处理器可以适用于更多的实际场景中。
33、进一步地，所述中断状态寄存器包括第一中断状态寄存器和第二中断状态寄存器；在所述第二处理器核执行的软件功能需触发所述第一处理器核中断的情况下，通过所述第二处理器核将所述中断状态寄存器中与所述软件功能对应的中断状态指示位的值修改为第一值，以触发所述第一处理器核执行中断，包括：在所述第二处理器核执行的软件功能需触发所述第一处理器核中断的情况下，通过所述第二处理器核将所述第一中断状态寄存器中与所述软件功能对应的中断状态指示位的值修改为第一值，以触发所述第一处理器核执行中断；在所述第一处理器核执行的软件功能需触发所述第二处理器核中断的情况下，通过所述第一处理器核将所述中断状态寄存器中与所述软件功能对应的中断状态指示位的值修改为第一值，以触发所述第二处理器核执行中断，包括：在所述第一处理器核执行的软件功能需触发所述第二处理器核中断的情况下，通过所述第一处理器核将所述第二中断状态寄存器中与所述软件功能对应的中断状态指示位的值修改为第一值，以触发所述第二处理器核执行中断。
34、在上述实现方式中，通过设置第一中断状态寄存器和第二中断状态就可以实现对于不同中断信息发送对象的区分，使得微处理器中的电路设计得以更加简单。
35、进一步地，所述寄存器阵列还包括第一中断屏蔽寄存器和第二中断屏蔽寄存器；所述第一中断屏蔽寄存器包括n个第一中断屏蔽状态指示位；每一所述第一中断屏蔽状态指示位与所述第一中断状态寄存器中的一个中断状态指示位对应；每一所述第一中断屏蔽状态指示位中记录的值表征是否允许对应的所述中断状态指示位所指示的中断使能；所述第二中断屏蔽寄存器包括n个第二中断屏蔽状态指示位；每一所述第二中断屏蔽状态指示位与所述第二中断状态寄存器中的一个中断状态指示位对应；每一所述第二中断屏蔽状态指示位中记录的值表征是否允许对应的所述中断状态指示位所指示的中断使能；所述方法还包括：在所述第二处理器核将所述第一中断状态寄存器中与所述软件功能对应的中断状态指示位的值修改为第一值，且所述第一中断屏蔽状态指示位中记录的值表征允许对应的所述中断状态指示位所指示的中断使能的情况下，向所述第一处理器核发送中断信号，以使能所述第一处理器核处理中断；在所述第一处理器核将所述第二中断状态寄存器中与所述软件功能对应的中断状态指示位的值修改为第一值，且所述第二中断屏蔽状态指示位中记录的值表征允许对应的所述中断状态指示位所指示的中断使能的情况下，向所述第二处理器核发送中断信号，以使能所述第二处理器核处理中断。
36、在上述实现方式中，通过设置第一中断屏蔽寄存器和第二中断屏蔽寄存器来分别管理第一中断状态寄存器和第二中断状态寄存器，这样就可以基于不同的中断屏蔽寄存器实现对于不同中断信息发送对象的区分，使得微处理器中的电路设计得以更加简单。
37、进一步地，所述寄存器阵列中还包括硬件直传寄存器；所述硬件直传寄存器配置有目标传输地址；所述方法包括：在目标处理器核存在数据直传需求时，通过所述目标处理器核向所述硬件直传寄存器发送需要直传的数据，以通过所述硬件直传寄存器将所述数据传输给所述目标传输地址；所述目标处理器核为所述第一处理器核或所述第二处理器核。
38、进一步地，所述寄存器阵列还包括硬件直传映射配置寄存器；所述硬件直传映射配置寄存器中设置有各所述硬件直传寄存器的目标传输地址和各所述硬件直传寄存器的映射关系；在通过所述目标处理器核心向所述硬件直传寄存器发送需要直传的数据之前，所述方法还包括：通过所述目标处理器核心访问所述硬件直传映射配置寄存器，以根据数据的目标传输地址和所述硬件直传映射配置寄存器中设置的所述映射关系，找到所述数据的目标传输地址所对应的目标硬件直传寄存器；对应的，通过所述目标处理器核心向所述硬件直传寄存器发送需要直传的数据，包括：通过所述目标处理器核心向所述目标硬件直传寄存器发送需要直传的所述数据。
39、进一步地，所述目标处理器核为所述第一处理器核；所述硬件直传寄存器被配置为仅允许所述第一处理器核访问。
40、进一步地，所述目标处理器核为所述第二处理器核；所述硬件直传映射配置寄存器被配置为仅允许所述第二处理器核访问。
41、进一步地，所述微处理器还包括外设控制器，所述外设控制器与所述输入输出处理器连接；所述第二处理器核作为所述第一处理器核与所述外设控制器进行交互时的中间媒介。
42、进一步地，所述输入输出处理器还包括第一存储模块，且所述外设控制器在所述第一存储模块内具有对应的专属共享空间，所述外设控制器、所述第一处理器核和所述第二处理器核通过访问所述专属共享空间实现交互。
43、进一步地，所述寄存器阵列为多组，且每一所述专属共享空间对应一组所述寄存器阵列；每组所述寄存器阵列所触发的中断，用于触发所述第一处理器核或所述第二处理器核访问该组所述寄存器阵列所对应的专属共享空间。
44、进一步地，每组所述寄存器阵列中还包括尺寸信息寄存器；所述尺寸信息寄存器包括第一尺寸记录位，所述第一尺寸记录位用于记录所属寄存器阵列所对应的专属共享空间的大小。
45、本技术实施例还提供了一种电子设备，包括上述任一种的微处理器。
1.一种微处理器，其特征在于，包括：
2.如权利要求1所述的微处理器，其特征在于，所述寄存器阵列还包括中断屏蔽寄存器；
3.如权利要求1所述的微处理器，其特征在于，所述中断状态寄存器包括第一中断状态寄存器和第二中断状态寄存器；
4.如权利要求3所述的微处理器，其特征在于，所述寄存器阵列还包括第一中断屏蔽寄存器和第二中断屏蔽寄存器；
5.如权利要求1所述的微处理器，其特征在于，所述寄存器阵列还包括硬件直传寄存器；
6.如权利要求5所述的微处理器，其特征在于，所述硬件直传寄存器包括点对点直传寄存器和区域直传寄存器；
7.如权利要求5所述的微处理器，其特征在于，所述寄存器阵列还包括硬件直传映射配置寄存器；
8.如权利要求1-7任一项所述的微处理器，其特征在于，所述微处理器还包括外设控制器，所述外设控制器与所述输入输出处理器连接；
9.如权利要求8所述的微处理器，其特征在于，所述输入输出处理器还包括第一存储模块，且所述外设控制器在所述第一存储模块内具有对应的专属共享空间，所述外设控制器、所述第一处理器核和所述第二处理器核通过访问所述专属共享空间实现交互。
10.如权利要求9所述的微处理器，其特征在于，所述寄存器阵列为多组，且每一所述专属共享空间对应一组所述寄存器阵列；
11.如权利要求9所述的微处理器，其特征在于，每组所述寄存器阵列中还包括尺寸信息寄存器；
12.如权利要求8所述的微处理器，其特征在于，所述输入输出处理器还包括网络控制中心ncc；所述寄存器阵列和所述第二处理器核通过所述ncc与所述外设控制器连接。
13.如权利要求12所述的微处理器，其特征在于，所述输入输出处理器还包括地址拆分电路；
14.一种微处理器中的信息处理方法，其特征在于，所述微处理器包括第一处理器核和输入输出处理器；所述第一处理器核与所述输入输出处理器连接，且所述输入输出处理器中包括寄存器阵列和至少一个第二处理器核；所述寄存器阵列中包括中断状态寄存器；所述中断状态寄存器包括n个中断状态指示位，每一所述中断状态指示位用于表征一种软件功能对应的中断是否需要触发；所述n为大于等于1的正整数；所述方法包括：
15.如权利要求14所述的方法，其特征在于，所述寄存器阵列还包括中断屏蔽寄存器；所述中断屏蔽寄存器包括n个第一中断屏蔽状态指示位；每一所述第一中断屏蔽状态指示位与所述中断状态寄存器中的一个中断状态指示位对应；每一所述第一中断屏蔽状态指示位中记录的值表征是否允许对应的所述中断状态指示位所指示的中断使能；所述方法还包括：
16.如权利要求14所述的方法，其特征在于，所述中断状态寄存器包括第一中断状态寄存器和第二中断状态寄存器；
17.如权利要求16所述的方法，其特征在于，所述寄存器阵列还包括第一中断屏蔽寄存器和第二中断屏蔽寄存器；所述第一中断屏蔽寄存器包括n个第一中断屏蔽状态指示位；每一所述第一中断屏蔽状态指示位与所述第一中断状态寄存器中的一个中断状态指示位对应；每一所述第一中断屏蔽状态指示位中记录的值表征是否允许对应的所述中断状态指示位所指示的中断使能；所述第二中断屏蔽寄存器包括n个第二中断屏蔽状态指示位；每一所述第二中断屏蔽状态指示位与所述第二中断状态寄存器中的一个中断状态指示位对应；每一所述第二中断屏蔽状态指示位中记录的值表征是否允许对应的所述中断状态指示位所指示的中断使能；所述方法还包括：
18.如权利要求14所述的方法，其特征在于，所述寄存器阵列中还包括硬件直传寄存器；所述硬件直传寄存器配置有目标传输地址；所述方法包括：
19.如权利要求18所述的方法，其特征在于，所述寄存器阵列还包括硬件直传映射配置寄存器；所述硬件直传映射配置寄存器中设置有各所述硬件直传寄存器的目标传输地址和各所述硬件直传寄存器的映射关系；
20.如权利要求18所述的方法，其特征在于，所述目标处理器核为所述第一处理器核；所述硬件直传寄存器被配置为仅允许所述第一处理器核访问。
21.如权利要求19所述的方法，其特征在于，所述目标处理器核为所述第二处理器核；所述硬件直传映射配置寄存器被配置为仅允许所述第二处理器核访问。
22.如权利要求14-21任一项所述的方法，其特征在于，所述微处理器还包括外设控制器，所述外设控制器与所述输入输出处理器连接；所述第二处理器核作为所述第一处理器核与所述外设控制器进行交互时的中间媒介。
23.如权利要求22所述的方法，其特征在于，所述输入输出处理器还包括第一存储模块，且所述外设控制器在所述第一存储模块内具有对应的专属共享空间，所述外设控制器、所述第一处理器核和所述第二处理器核通过访问所述专属共享空间实现交互。
24.一种电子设备，其特征在于，包括如权利要求1-13任一项所述的微处理器。
